杨帅锅：
然后我结合楼主的意思，对死区时间和谐振电感的选择多了一份理解，如下： 从谐振电感的选择来看，在输入电压确定后，可以得到MOSFET的COSS电容和变压器电容的合计，标示为Cr。滞后桥实现ZVS的关键就是谐振电感能量要大于WCr能量。谐振电感的选择首先应该从死区时间TD和谐振电感LR和CR的的谐振周期的1/4来推算LR的值。[图片] [图片] 从电感公式来看，要使得谐振电感能量大于CR电容能量，最简单的办法就是加大谐振电感LR，然后就可以在更大的负载情况下实现ZVS。能不要轻载实现ZVS就不要在轻载实现，ZVS的区域越小，谐振电感的取值可以选的越小一些。 为什么要选择一个小一些的谐振电感，因为在初级电流换向时，阻碍电流快速变化的元件就是LR。在输入电压VIN/LR的斜率下，初级电流上升（下降）的速度，都收到谐振电感的控制。 假设次级滤波电感的电感量足够大，纹波电流较小，下面以纹波电流比20%来计算。在TON时间，次级电感电流上升到120%*Io，TOFF阶段，电感电流下降到80%*IO，然后根据匝比反映到初级。那么在电流换向时，初级电流的（峰值）谷值就是次级电流的折算值，该电流首先要在反向的电压激励下下降过零点，然后在反向电压作用下继续下降到80%*IO/N（次级折算到初级的电流谷值），此后次级才会有电压（占空比）加在电感上。因此谐振电感的变化率为2倍的次级电流（峰-谷)值，那么就可以推出电流变化所需要的时间，就可以得到占空比丢失量。[图片] 选择了LR和CR后就确定了谐振频率，以及1/4谐振频率的时间，这个时间就是TD死区时间。[图片] 然后就要计算在做选择的死区时间和谐振电感，计算在多少负载电流时能实现ZVS。[图片] 列出350ns的死区的参数：Lr=107uH66.8%进入ZVSTD=350nSDloss=6.5% 那下面思考加长死区时间，给占空比丢失带来的后果。对所以参数重新计算，设死区时间为500ns，得到参数如下：Td=500nSLr=220uHDloss=13%Td=500nS48.6%进入ZVS区域。 因此可以得出结论：在开始一个设计时需要根据MOSFET的COSS值和驱动电路的开关速度，选择一个合适的TD。TD越大，所需的谐振电感越大，导致的占空比丢失也越大。当然能实现ZVS的区域也更多。 那么从选择一个占空比丢失的参数开始设计，也可以反推出所有的参数。需要理顺的关系的是：TD越小，LR越小，DLOSS越少，能实现ZVS的区域越小。反之亦然。
