上面的原理图，下面的PCB Layout：
图中：F1用的常用的玻璃易断型1A/250VAC的保险管，VR2是10D471K！
现在客户要求按照EN61000-4-5（差模：500VAC，共模1KVAC）做浪涌测试，结果不行，测不过，客户又急着要方案，以前没有做相关的案子，请给位高手指点指点！ 谢谢了！希望各位多多给力！
！！！谁来帮我解答关于“雷击浪涌”的难题啊？？？
全部回复(40)
正序查看
倒序查看
可以到咱们这边来测，长期免费测试
悲剧,现在不知道怎么弄了??
以前没有做过! 费劲!
@瞌睡虫
0.5KV差模，1KV共模这个指标其实已经是很低很低的了，我们之前做的电源都要求差模3KV,共模6KV,所以说，你这个指标应该是很好过的，下面我们来分析一下失效的原因及改善措施。1)所谓差模，就是在L,N之间叠加一个浪涌电压，当这个浪涌电压产生后，就会被叠加到整流后的电解上面，当然，由于电容的特性，叠加在电解之上的电压峰值也许并没有浪涌峰值这么高，（另外，虽然压敏电阻可以帮助你吸收掉一部分浪涌电压，但是由于压敏电阻的反应时间比较慢，有可能会不起作用，而且，就算起作用，他也只会把浪涌电压抑制在一个合理范围内，在整流以后的电容上还是会叠加），这个峰值电压连同漏感电压和次级的反射电压共同加到MOS的DS上，使MOS耐压承受不住，导致击穿，同时，这个电压被变压器按砸比传输到次级，使次级整流管过压击穿。这就是你两个器件失效的原因，当然，打共模浪涌也会使这两个功率器件失效，但是失效的机理是不一样的2）改善对策，首先，我们在电源正常工作的情况下要要保证这两个功率器件要有余量，如果用600V的MOS，我们可以通过，控制漏感，调整反射电压，来让VDS电压控制在520V左右，通过调节扎比和选用高耐压的整流管，控制次级整流管的余量，最好有15%--20%，当然调节初次级的吸收回路，也可以把漏感尖峰给控制下来，另外，PCBLAYOUT有两个功率环路走线要注意，一个就是初级的功率环路，一个就是次级的功率环路，在我们PCB上的走线面积要尽量的小，总之，你能让这两个功率器件有适当的电压余量，这个问题也就解决了，我想，你现在电源在正常工作的时候，根本已没有什么电压余量，所以，一个500V的浪涌就可以把电源给打失效了
虫兄不但是高手还是个好人哪！
谢谢了!
MOS的VDS在500V, MOS用的是4N60;次极峰值120V,现在用的是3A200V的管子.
另外想问一下:两个功率环路走线要注意，一个就是初级的功率环路，一个就是次级的功率环路，在我们PCB上的走线面积要尽量的小，???
你所初级功率地说的是 MOS的S极到检测电阻到接地的环路?次极功率环路是变压器到 次极整流管之间的环路吗??
请多多指点!!!!!
0
