对于USB信号、V-By-One信号、DP信号等高速串行信号，没有独立的时钟信号存在，而是通过将时钟信号内嵌到数据信号中，与数据信号同步发送，在接收端解调恢复出时钟信号。即使时钟信号内嵌，也能够通过较长的PCB Layout布线、外部连接线缆耦合向外空间辐射发射，导致严重的高频辐射发射与低频辐射发射测试不通过。
01、时钟恢复（CDR：clock and Data Recovery)电路
时钟恢复的目的是跟踪上发送端的时钟漂移和一部分抖动，以确保正确的数据采样，时钟恢复电路一般是通过PLL(Phase Lock Loop）的方式实现，原理框图如下所示：
输入的数字信号和PLL的VCO压控振荡器进行鉴相比较，如果数据速率和VCO的输出频率间有频率差就会产生相位差的变化，鉴相器对这个相位误差进行比较转换成相应的电压控制信号，电压控制信号经过滤波器滤波后产生对VCO的控制信号从而调整VCO的输出时钟频率。使用滤波器的目的是把快速的相位变化信息积分后转换成相对缓慢的电压变化以调整VCO的输出频率，滤波器又称环路滤波器，通常是低通滤波器，通过反复鉴相和调整，最终VCO的输出信号频率和输入的数字信号的变化频率一致，PLL电路就进入锁定状态。
02、时钟恢复电路PLL环路带宽设置
时钟恢复电路的PLL的环路带宽设置不同，对于不同频率抖动跟踪能力也不一样。PLL的带宽设置越窄，恢复出来的时钟越纯净，但是对于抖动的跟踪能力越弱，用这个时钟为基准对数据做采样时看到的信号上的抖动会越多，测试信号的眼图会越恶劣。相反，如果PLL的带宽设置越宽，对于抖动的跟踪能力越强，恢复出来的时钟和信号的抖动越接近，用这个时钟为基准对数据做采样时看到的信号上的抖动会越少，测试信号的眼图会越好。
对于USB信号、V-By-One信号、DP信号等高速串行信号，没有独立的时钟信号存在，而是通过将时钟信号内嵌到数据信号中，与数据信号同步发送，在接收端解调恢复出时钟。
v时钟内嵌信号辐射发射问题的分析调试
