新的一年，祝大伙事业蒸蒸日上，前兔似锦年华。
网上关于MOS管米勒平台的解释很多，今天谈谈自己对此平台的理解，以期给大家不一样的解释感受，若有不足支持，欢迎指出，谢谢。
对于MOSFET管，米勒效应（Miller Effect）指其输入输出之间的分布电容（栅漏电容）在反相放大作用下，使得等效输入电容值放大的效应。由于米勒效应，MOSFET栅极驱动过程中，会形成平台电压，引起开关时间变长，开关损耗增加，给MOS管的正常工作带来非常不利的影响。话不多说，直接上图：
米勒平台指的是在t2到t3这段时间内，Vds的电压持续下降，但是未达到t3时刻的可变电阻区，id达到最大值，而Vgs此时基本维持不变，我们知道要让MOS管达到可变电阻区的条件是，Vgs-Vth>Vds，只有当Vgs足够大，Vds足够小，从图中可以看出在t3后期阶段，更容易达到可变电阻区。我们回到米勒平台电压的问题，在该阶段，明明给栅极电压充电了，但为什么会出Vgs电压值基本不变呢（以NMOS管为例），我们观察下MOS管的寄生参数模型：
可以看到存在Cgs,Cgd,Cds寄生电容，在t0到t2时间段，Vgs持续上升，Vds持续下降，注意观察在t2时刻左右，米勒平台出现，此时出现Vds和Vgs的交点，在这拐点之后，Vgs值大于Vds的值，即从此刻开始，栅极电压大于漏极电压，也就是说从此刻开始，给栅极端充电的电荷会有一部分转移到漏极（电容电压由高处流向低处），但为什么会出现Vgs的电压基本不变，可以这样理解，如果说后端负载不变，那么给栅极电容充满电后，栅极电荷会转移一部分到漏极，只要栅极电压比漏极高，电荷就会持续不断的转向漏极，同时Vgs端的电压和Vds端的电压也会持续上升，只有当后端负载持续增加，从曲线上看就是Vds端的电压持续下降，可以理解成前端电荷无法满足后端负载的需求，导致负载端电压被拉低，回到MOS管上，此时的情况应该是给栅极充电的电荷，由于Vds的压降持续下降，新增加的电荷基本都用来供给Vds（只是还是无法保证Vds电压上升而已），而Vgs由于无新增加的电荷，从而导致Vgs的电压基本维持不变。
在t3点时刻以后，当出现Vgs-Vth>Vds时，MOS管进入可变电阻区，Vds达到了极限电压状态，跟内部的Rdson有关，此时由于Vds压降不再下降，给栅极充电的电荷已经给栅极充电（栅极充电的电荷此时也应该给漏极再充电，由于漏极不再持续下降，也就是此时的电荷需求没有之前那么大了，栅极可以存储一部分的电荷），栅极电压进而可以持续上升，一直达到给栅极充电的电压幅值，一直达到t4阶段。
为了快速度过平台电压，我们需要Vgs的值快速增加，一方面需要增加输入，一方面减小后端需求，因而可以考虑增大前端输入电流/选择寄生电容Cds更加小的MOS管，仅需求更小的电荷即可给后端充电，可以保留更多的电荷保证Vgs电压升高到满足可变电阻区，这样带来的影响就是加快了MOS管的导通时间，从而丰富了谐波高次频率。