大家好，这里是大话硬件。
这篇文章想分享工作中经常会遇到一个问题：自举电容的充电回路。
自举电容很早就遇到过，但是没有深入的去分析，仅仅是停留在怎么用的程度。前几天找了一些资料看了看，趁着放假的时间，总结一下。
整体的框架如下。
1.初识自举电容
说到自举电容，其实我接触这个名字非常早。在大三上学期的寒假就使用到了自举电容。
那时候是要做一个太阳能路灯控制器的项目。由于需要高效率降压拓扑，我们就使用了同步降压DC-DC来做，用的是分离式，大功率的MOS管，自己外加驱动电路。
相比现在内部集成控制器的DC-DC来说，我那个时候做的功率算大的了。电流达到10~15A，虽然用的早，但是思考的并不多。
这个项目做完以后，我对自举电容的理解有两点：
（1）驱动上管时要使用自举电容，且要加二极管，防止电压举上来以后，反向充电到VCC；
（2）自举电容在下管开通的时候，对其充电；在上管开通的时候，需要放电；
就是这两点的理解，在后面的无论是面试还是工作过程中，只要是问到自举电容的作用，我都是这么答。因此，我也未做更多的思考，一直延续到工作中都是这样理解自举电容。
2. 同步和非同步拓扑
现在无论是消费电子，汽车电子，智能穿戴设备，很多产品都是越做越小，而且电池供电的场合也比较常见，对电源的效率就提出了比较苛刻的要求。
对于Buck电路来说，以往使用二极管作为续流的器件应用比较多，但是因为二极管压降太大的原因，越来越少见，而用MOS管作为续流器件的集成芯片或者应用方案是越来越常见。
因此，就催生了两种不同形式的Buck拓扑——同步和非同步。
TI官网选择降压转换器，基本上都是推荐同步降压的方案！
而非同步降压的芯片基本上很少见了！
总结一下就是：同步拓扑适合用在低压，大电流，高效率的场合，非同步适合用在高压，小电流，效率要求不那么高的场合。
3. 同步拓扑自举电容充电回路分析
随便在网上搜索自举电容关键词，可以找到很多关于自举电容作用以及充电方面的文章，但基本都是说，在下管开通的时候，自举电容充电。但我还是对自举电容充电回路的问题有些疑问。
自举电容充电的电流路径如下：
将两个回路的电流路径分别画出后，得到了下面的回路1和回路2。
问题：对于回路1来说，电流从上往下，A点电位比B点电位高，B点是0V，A点至少是大于0V的；对于回路2来说，电流从下往上，B点电位0V，A点的电位应该是小于0V的。那该如何理解A点，B点的电位呢？
可以思考一下再往下看
很明显，这个问题可以使用叠加定理来解释：
在只有回路1时：
在只有回路2时：
根据叠加定理：
也就是VA处（SW点）的电压是由Ic和IL共同决定的！
一般在电路中，带载情况下，显然负载电流会大于对电容的充电电流，即有：
所以，A点的电位其实是低于B点的电压！
回过来继续思考：
（1）为什么可以使用叠加定理来计算SW处的电位？
（2）SW处的电平在上管关断后，就只能是负电压吗？
对于问题（1），根据叠加定理的定义：
在线性电路中，任一支路的电压与电流，都是各个独立源单独作用下，在该支路中产生的电压与电流的代数之和。由叠加定理的定义可知，能够使用叠加定理的前提是电路中存在多个电源，分别单独计算后叠加。
在Buck系统中，除了外接的输入电压是电压源，就是负载了，哪里来的独立电源呢？
在上管关闭后，下管续流主要是通过电感来完成，电感将磁能转化为电能，供整个回路继续续流，所以这个“电压源”是**电感，这也是可以使用叠加定理的原因。因此，上面使用叠加定理的过程是有理论依据的！**
对于问题（2），很显然A点电压并不是一直都是负电压
根据SW处（A点）的电压计算公式，
轻载时，Buck电路会工作在突发模式，间隔很久才会进行一个周期的工作。在续流期间，IL非常小，小到比IC的电流还小。也可能根本就不会产生续流，对电感充满的能量，刚好满足负载消耗，下一个开关周期就来了。因此叠加后，电压是可以呈现正电压。
4. 非同步拓扑自举电容充电回路分析
根据上面的分析，同步拓扑对IC的充电是靠下面的MOS管，而对非同步的拓扑而言，下管是反向的二极管，怎么实现充电的呢？
下面是LM5013的内部框图：
将自举电容部分提取后如下图所示：
要分析自举电容的充电回路，根据上面的分析，还是用叠加定理来分析：
当去掉VDD电源时，此时只有续流回路，自举电容无法充电；
此时SW点（A点）电压：
当去掉续流电感电源时，此时自举电容有充电回路，可以对其充电；
此时A点的电压：
根据叠加定理，A点的电压为：
由于肖特基二极管在续流时会将电流钳位在正向压降，因此，A点的电压也可以表示为：
那么A点的电压和自举电容充电的电流大小以及负载有关。所以，A点的电压并不是大家一直以为只要上管关断后，SW处的电压就会接近0V电压。
比如，在负载很小的时候，此时负载消耗的电流就比较小，电感会进入到断续模式，在电感所储存在磁场能量全部转化为电能的最后时刻，此时电感的压降为0，则SW的电压等于输出电压VOUT。
同理，在负载很重的时候，此时IC*RL的值会非常小，比-0.3V还低，那么此时SW处的电压就接近0电压。
总结一下：当上管关闭以后，此时电感续流电流最大，下管的二极管导通，SW会被钳位在-0.3V，因此自举电容在此刻充电最快；随着电感电流的不断下降，降到为0时，此时SW会被输出电压钳位在VOUT，此时充电的电流最小。
5. 高占空比Buck自举电容充电回路分析
根据前面的分析，无论是同步还是非同步拓扑，自举电容充电都是在上管关断，下管导通的过程中。此处就存在一个问题：
假设现在有一个2MHz开关频率的DC-DC，输入电压为5V，输出电压为4.5V，分析此电路情况下自举电容能正常充电吗？
根据已知条件，可以计算：
开关频率 F=0.5us
开关导通时间 Ton=0.5*0.1=0.05uS=50ns
对于50ns的时间，正常开通MOS管可能就存在风险，因此下管导通的时间非常短，那自举电容怎么工作？输入5V，输出4.6V，或者输出4.7V这样的电路能正常工作吗？
** **
为了解决这样的问题，在芯片内部集成了SW管脚电压刷新模块
当电路工作在高占空比或者是轻负载的情况下，自举电容按照正常的充电回路可能会存在充电时间不够的问题。
比如在高占空比情况下，会要求上管导通时间较长，而关断时间非常短，自举电容充电时间就会不够，开始几个周期可能影响不大，但是一旦在多个周期自举电容的电荷没有得到满足，就会无法正常开通上管。
同理，在轻负载的情况下，Buck可能会默认进入突发模式或者跳脉冲模式，无论哪个模式，在脉冲到来的时候，上管会先开通。根据前面分析的充电回路：
如果VDD和VOUT之间相差0.5V，也就是高占空比情况下，即使有足够的时间给自举电容充电，但是充电的压差太小，以至于出现：
那么在下次上管脉冲来的时候，还是无法开通MOS管。
因此在芯片内部设计了BOOT UVLO电路在监测BOOT电容管脚的电压，当检测到BOOT管脚太低的时候，此时会开启 BOOT Recharge电路来使自举电容充电。
此时的自举电容充电回路如下。注意，电路中BOOT和SW外接Cboost电容。
6. 特定输出电压Buck自举电容充电回路分析
在某些特定的输入电压或者占空比条件下，为了获取到高效率，通常会在自举电容上增加一个二极管，这个二极管的外加电压可以是外部电路的VCC，或者是输出电源VOUT。
带二极管的主要目的是提升了系统的效率。
带有外部二极管和不带二极管的效率区别如下：
7.自举电容波形*仿真*
下面使用非同步Buck芯片TPS54331进行仿真，输入电压15V，输出电压3.3V，输出电流660mA
①VBOOT波形
从仿真结果看，上管开通时，BOOT管脚对地电压为20.98V；上管关闭时，BOOT管脚对地电压为5.57V。
②VSW波形
从仿真结果看，上管开通时，SW管脚对地电压为15V；上管关闭时，BOOT管脚对地电压为-0.319V。
③VCBOOST波形
从仿真结果看，上管开通时，自举电容两端压差为6.03V。
从仿真结果看，上管关闭时，自举电容两端压差是5.99V。电压略微下降，但在下个周期后，电压差就回到6.03V。
④重载时VSW波形
输出电压3.3V，负载电阻2Ω，负载电流1.65A，此时在续流期间，SW一直被钳位在-0.462V。如果能看电流，此时Buck芯片应工作在CCM模式。
⑤轻载时VSW波形
输出电压3.3V，负载电阻1k，负载电流3.3mA，此时在续流期间，SW一直先被钳位在-0.342V。电感电流降为0后，电感L，电容C振荡，导致SW处波形存在振荡。如果能看电流，此时Buck芯片应工作在DCM模式。
⑥输入和输出压差小时VSW波形
输入电压5V，输出设定3.3V，负载1.5Ω，此时输出电压已经不能正常输出3.3V，输出电压仅仅只有0.6V，VSW最低电压达到-0.550V。但是从波形上可以看出，VSW在后续一段时间内被钳位在输出电压VOUT。
8.总结
这篇分享主要是对同步和非同步两种拓扑的自举电容充电回路进行了分析，并利用叠加定理计算了自举电容VSW端的电压，以及分析了不同情况下的充电回路。经过仿真，理论和实际一致。
实测过自举电容的波形，基本上和仿真的一样，对此感兴趣的同学也可以自己测试一下，加深理解。