南山扫地僧
认证:优质创作者
作者动态 更多
电子趣谈|充满年代感的电子元器件,有点贵
3天前
一个时代的开始,泰克511A
6天前
盘点有源晶振与无源晶振的那些区别
1星期前
我的RS485信号为啥不对称?
2星期前
我的RS485信号就这样被干扰了
3星期前

我的RS485信号就这样被干扰了

1、信号串扰

串扰指的是在两条信号线之间的耦合现象。信号因为空间距离近的原因导致的信号线之间会出现不希望看到的电感性和电容性耦合从而互相干扰。电容性耦合会引发耦合电流,而电感性耦合则引发耦合电压。在电路设计中,是一个比较棘手的问题。

2、本文概要

本文要解决的是RS485发送端波形噪声干扰大的问题,如下图1所示是其原理图,RS485的发送,接收,使能控制引脚通过一个10R电阻分别直接连接到MCU端口上。这个电路是目前市面上比较常用的RS485方案,具体的实现方式如下:

在空闲期间,485EN为低电平,MCU处于接收状态;在准备发送数据之前,MCU会先拉高485EN,U25处于发送状态;发送完毕之后,485EN重新处于低电平,U25处于接收状态。此方案的关键是要掌握好控制485EN引脚的高低的时机,否则会有丢包问题。

图 1 RS485 典型应用原理图

3、问题发现及解决过程

硬件测试时发现发射端DI的波形如下图2所示,在信号上有很大的毛刺(电阻R15前后都一样),测量另外一路同样的RS485电路就不会有这种问题,分析电路原理上是不会有问题的,怀疑是这路信号被其他信号干扰了。

图 2 RS485发射引脚DI(UART6_TX)的波形图

打开PCB图,找到UART6_TX这根线对应的PCB走线图,如下图3、图4所示。我们可以看到这根线从MCU出来后通过过孔到第三层,然后径直往上,在上面通过过孔回到第一层,然后通过R15电阻接入RS485芯片的DI引脚,整个路径除了和第一层的DCDC_OUT这根线有一段短距离的平行布线之外,其余还算干净。查看DCDC_OUT信号,发现DCDC_OUT是MCU的内核电压,系统选用的MCU内部含有PMU单元,内部DCDC单元是其中的一部分,其框图如下图5所示。考虑到buck芯片的强干扰影响,猜测是内核DCDC输出布线对UART6_TX造成的耦合干扰。

图 3 UART6_TX走线路径图

图 4 UART6_TX与DCDC_OUT平行走线部分

图 5 DCDC block diagram

同时监测RS485发送引脚波形DI与LP点(图5框图中电感前)的电压波形,如下图6所示,可以发现,干扰的频率与LP处频率基本一致,基本可以判断是芯片内核电源buck芯片的平行输出布线耦合到RS485 DI引脚上去的。

注:黄色代表RS485上波形、LP处波形

图 6 发送端DI与LP处波形

那有人说了,这样判断是不是有点草率了?有没有可能是RS485芯片部分的接收到其他地方的干扰传导前面发射端的呢?好的,那我们再来验证一下:我们先把R15电阻断开,然后观测靠近MCU端的波形和LP点输出电压波形,如下如7所示,发现断开R15后,干扰波形依然存在,测量DI端波形,如下图8所示,波形无干扰。因此,基本确定干扰由前级DCDC_OUT与UART6_TX平行布线部分串进来的。

图 7 R15断开后测量的MCU端与LP处波形

图 8 R15断开后测量DI端波形(黄色)

4、解决方法

原因找到了,那么如何去除干扰呢?

1、布线的时候将这段平行布线改掉,避免平行布线或拉远布线间距;

2、RS485发送DE引脚加一个小电容滤除噪声,因为噪声频率在1.65MHz,RS485频率最大110k,频率相差比较大,好滤除。如下是在DI引脚处添加不同容值的电容时的测试波形图,考虑到既要去除干扰又要保证信号波形上升下降沿的质量,因此最终选择用1nF电容。

图 9 22pF时DI引脚波形图

图 10 220pF时DI引脚波形图

图 11 1nF时DI引脚波形图

图 12 10nF时DI引脚波形图

文章最后,如果您觉得写的对你有帮助,可以在文章右下键帮我们点下赞支持下,觉得写的一般,欢迎评论区打“就这”

声明:本内容为作者独立观点,不代表电子星球立场。未经允许不得转载。授权事宜与稿件投诉,请联系:editor@netbroad.com
觉得内容不错的朋友,别忘了一键三连哦!
赞 1
收藏 4
关注 836
成为作者 赚取收益
全部留言
0/200
  • dy-VwMYAk7E 2星期前
    亏得485通信速率极低,才能这么滤波。如果速率有个几百K bps,还是从源头解决干扰更合适。
    回复