硬件那点事儿
认证:优质创作者
作者动态
用PMOS搭建一个电源端防反接电路,附带仿真原理图和仿真验证结果
14小时前
为什么LDO电路输入端经常会串联一个电阻?电阻该如何选型计算呢?
6天前
硬件工程师需要掌握的提高LDO电流输出能力的三种常用方法-电路知识点
1星期前
LDO电路选型的关键参数负载调整率Load Regulation解析,1200字搞定它
2星期前
什么是LDO的Line Regulation?在LDO电路设计选型时如何理解和计算?1200字搞定它
3星期前

LDO电源芯片内部电路的本质到底是NMOS还是PMOS?是NPN还是PNP?很多人有点迷糊

Part 01 前言

LDO中文名叫低压差线性稳压器,它的核心原理是将输入和输出电压差中“多余”的功率转化为热量散失,从而稳定输出电压。听起来像是“烧电大户”,但在电池供电或低压差场景中,它却是不可或缺的“省电小能手”。那LDO是如何将输入和输出电压差中“多余”的功率转化为热量散失,从而稳定输出电压的呢?LDO的内部到底是NPN?PNP?PMOS?又或者是NMOS呢?

Part 02 LDO的原理

LDO的功耗来源于输入输出电压差和输出电流:

Vin:输入电压

Vout:输出电压

Iout:输出电流

这部分功率没用在负载上,全被LDO内部的功率晶体管“烧"成热量散掉了。比如Vin = 5V、Vout = 3.3V、Iout = 100mA:

0.17W的热量得靠散热设计带走,不然LDO就“原地红温”,触发保护关机了。

那么问题来了,这个LDO内部的功率晶体管到底是NPN?PNP?PMOS?又或者是NMOS呢?

Part 03 LDO内部的功率晶体管是什么?

事实上,LDO内部的功率晶体管用NPN,PNP,PMOS,NMOS的都有,各有各的优缺点,接下来就说说区别是什么。功率晶体管无论是用NPN晶体管还是用PNP晶体管,其导通压差相比PMOS,NMOS都会更高,压差高意味着什么呢?比如目标输出电压是3.3V,如果压差电压是2V,则Vin至少得是5.3V,输出才能可靠的输出3.3V,低温的时候会更严重,这对于输入电压和输出电压比较接近的应用来说就没法用了。

如果用PMOS管,漏-源阻抗低,压差极低,因为压差取决于RDS(on)和电流。比如PMOS的RDS(on) = 1Ω, Iout = 100 mA, 压差:

目标输出3.3V,Vin至少用3.4V即可,完美契合低压差需求的应用。如果用NMOS管,栅极就需要通过电荷泵建立偏置电压。PMOS栅极电压是低驱,所以不需要,所以PMOS的驱动电路会比较简洁,但是NMOS的内阻可以做的更小,通流能力会更强。以下图为例我们讲一下LDO的基本原理:

上面的电路图显示了一个典型的LDO结构:

输入Vin和一个P沟道MOSFET,源极接Vin,漏极D接负载,栅极G由运放控制。运放的正输入接参考电压VREF,负输入通过分压电阻R1和R2采样Vout,输出控制MOSFET栅极。

输出公式:Vout =VREF ×(1+ R1/R2),这就是目标输出电压。

当Vout偏低,比如负载电流增大或Vin下降,运放会尝试调节MOSFET的导通状态,维持Vout恒定。但压差电压从何而来呢?

当Vout低于目标值,比如Vout

理想情况下运放输出Vg可以无限变负,Vgs无限增大,MOSFET的漏源电阻Rds趋近0,压差Vin-Vout 理论上可以无限小。但是现实情况是运放输出电压不是无限的,有最低值(通常接近GND 或负电源)。当Vg达到这个极限时,Vgs 不再增大,Rds不再减小,此时Vin -Vout就是压差电压。

声明:本内容为作者独立观点,不代表电子星球立场。未经允许不得转载。授权事宜与稿件投诉,请联系:editor@netbroad.com
觉得内容不错的朋友,别忘了一键三连哦!
赞 2
收藏 3
关注 141
成为作者 赚取收益
全部留言
0/200
成为第一个和作者交流的人吧