科技大狗熊
认证:普通会员
作者动态
ISO16750-4:2023中文版翻译加详细解读-第9集 防尘试验
2星期前
AEC-Q100车规芯片验证G5:DROP - Package Drop封装跌落
2星期前
AEC-Q100车规芯片验证G4:GFL - Gross/Fine Leak 泄露测试
2星期前
AEC-Q100车规芯片验证G3:CA - Constant Acceleration 恒加速度
2星期前
车规芯片认证标准-AEC Q100 REV J最新版更新内容汇总
2星期前

AEC-Q100车规芯片验证B3:EDR - NVM非易失性存储器验证

AEC-Q100文件,是芯片开展车规等级验证的重要标准和指导文件。

B组验证是ACCELERATED LIFETIME SIMULATION TESTS 加速生命周期模拟验证

本文将重点对B组的第3项EDR - NVM Endurance, Data Retention, and Operational Life非易失性存储耐久性、数据保持性、工作寿命验证项目,进行展开讨论。

这个验证名字太长了。。。首先大家要知道什么是NVM非易失性存储。


非易失性存储器(英语:non-volatile memory,缩写为NVM)是指当电流关掉后,所存储的数据不会消失的电脑存储器。非易失性存储器中,依存储器内的数据是否能在使用电脑时随时改写为标准,可分为二大类产品,即ROMFlash memory

非易失性存储器主要有以下类型:

  • ROM(Read-only memory,只读内存)

PROM(Programmable read-only memory,可编程只读内存)

EAROM(Electrically alterable read only memory,电可改写只读内存)

EPROM(Erasable programmable read only memory,可擦可编程只读内存)

EEPROM(Electrically erasable programmable read only memory,电可擦可编程只读内存)

  • Flash memory(闪存)

此部分中间内容来自百度百科:非易失性存储器词条。


NVM就是断电后,存储内容不会丢失的存储器,比如电脑中的硬盘、手机中的存储卡、U盘,这些存储器都是独立的。还有一些存储功能是集成在其他器件中的,比如在MCU中也有EEPROM等功能,原则上只要带有NVM功能的芯片产品,都需要进行EDR项的验证。

还记得B1 HTOL和A6 HTSL中附件条件中的一句话吗?所有带有NVM的器件,在HTOL和HTSL之前需要进行AEC-Q100-005文件规定中的预处理,Q100-005文件提到了多次但是我还没有进行解读,就是在等B3 EDR。

让我们看一下表格2中的信息:

EDR

EDR - NVM Endurance, Data Retention, and Operational Life非易失性存储耐久性、数据保持性、工作寿命验证项目 (此时此景忍不住吟诗一首:北冥有鱼其名为鲲,鲲之大,一锅放不下;EDR名之长,题目一行也放不下)

表格中信息介绍和解读

表格中的信息给出,ELFR的分类是B3,Notes中包含了H、P、B、D、G、K也就是说要求密封器件、塑封器件、要求BGA器件、破坏性测试、承认通用数据、使用AEC-Q100-005文件中的方法来对独立非易失性存储器集成电路或带有非易失性存储器模块的集成电路进行预处理(记得是005的预处理,不是完成整个005流程)。

需求的样品数量是每批次800颗样品,要求来自3个批次;

接受标准就是0失效;

测试标准就是AEC Q100-005;

附加需求:

EDR验证前后的电性能测试需要在常温和高温条件下进行。样品数量的选择要根据005文件中的定义。

下面让我们看一下EDR的标准文件AEC Q100-005,这是AEC-Q100标准自身的第5个附件。

AEC - Q100-005-REV-D1介绍

目的

该验证旨在评估独立的非易失性存储器(NVM)集成电路或带有非易失性存储器模块(如微处理器闪存)的集成电路的存储器阵列的能力:可以承受反复的数据更改而不发生故障(写入/擦除耐力),在非易失性存储器的预期寿命(数据保留)内数据的稳定性,并在施加电偏置的情况下承受恒定温度的能力(工作寿命)。

NVM供应商要求的变更验证流程的话,包括但不限于写入/擦除周期测序、数据保留时间和温度以及独立NVM器件上的校验测试内容,必须得到用户的批准。

对于写入/擦除耐力循环,当存储的“1”更改为“0”或存储的“0”更改为“1”时,就会发生数据更改。当写或擦除指令在最大指定时间内未完成,或当指令完成但内存数组中的数据块与预期的数据块不对应时,就会发生失败。

数据保持是NVM阵列中存储单元在没有施加外部偏置的情况下保持其电荷状态的能力的一种度量。当存储单元失去或获得电荷以至于达到一种检测到实际状态和预期数据状态不符合时,就会认为发生数据保留故障。

位bit翻转定义为该位bit在写入或擦除操作后未能保留其数据状态。

在工作寿命压力测试中,可发生三类故障。分别是非易失性存储器可能超过其规定的参数限制;它可能不再满足器件规格书的要求;或者它可能无法保持其预期的数据状态。

注意:OTP(一次性程序)非易失性内存是一种特殊情况,此测试方法的某些部分可能不适用。同样的道理也适用于作为器件运行不可或缺部分的存储器。供应商和用户应就针对这些特殊情况进行的测试验证项目达成一致。

验证设备

测试所需的设备应包括一个可控温度室,能够将温度条件维持在规定的温度或以上(例如:125°C -0/+5°C 箱内公差)。

腔内应提供插座或其他安装方式,以便在指定的电路配置中与器件引脚进行可靠的电接触。

在整个测试过程中,电源和偏置网络应能够保持规定的运行条件。

此外,测试电路的设计应使异常或故障器件的存在不会改变其他被测试器件的实验条件。

应注意避免瞬时电压尖峰或其他可能导致电气、热或机械超应力的条件可能造成的样品损坏。

编者注:为什么在这里特意提到了实验设备,因为这个设备很特别,他特别是因为特别在特别贵。。。实际上大功率芯片器件的HTOL设备也不便宜,HTOL和EDR可以理解为就是一类验证,只是EDR针对存储器数据。

验证流程

对含有NVM的器件在进行高温数据保留(HTDR)、高温工作寿命(HTOL)和低温数据保留(LTDR)测试验证之前,应首先通过写入/擦除耐久性测试进行预处理(参见下图)

AEC Q100-005 图1

通过图1可以看出,NVM高温测试前,要先进行3.1章节定义的写入擦除循环验证(005预处理),然后要分别进行高温数据保持HTDR和HTOL验证。

AEC Q-100-005 图2

图2介绍了低温数据保持的流程要参照3.3章节进行。

为什么需要对高温和低温失效过程进行单独测试,因为虽然有一些失效过程会因温度而加速,但其他一部分失效过程(例如,应力诱导泄漏电流(Flash SILC))会随温度而愈合,并且这些失效可能不会在高温严重中出现。

经用户批准,供应商可以减小预处理NVM存储阵列的数量,或者将耐久性验证数据段缩短到合理的长度以减少验证时间。在这种情况下,缩短后存储段的写入/擦除循环次数不得小于规格书中的最大数量。缩短后的存储段持久性验证应基于高耐久性实际应用中通常使用的数据段而定。被保留下来的数据段应为在不增加不合理鉴定时间的情况下,对写入/擦除循环进行最大可能的循环次数来进行预处理或耐久性测试。写入/擦除循环应遵循本文件中第3.1节中要求。

3.1 写入/擦除 耐久性循环流程

a. 样品应放置在实验箱中间,这样就不会对流经和围绕每个器件的空气流动造成阻碍。应施加电源并进行适当的检查,以确保所有器件都正确通电。当需要特殊安装定位或散热时,具体细节应在适用的器件规范书中规定。

b. 样品应使用器件规格书中规定的最少的循环次数进行写入/擦除耐力循环测试。耐久性测试应在以下温度和循环频率条件下进行:

1 高温循环:循环应在T≥85°C的温度下进行,总循环时间不超过加速产品寿命时间的15%。有关在选定循环应力温度下计算最大循环时间的例子,请参阅附录A。

2 低温循环:循环应在T≤55℃的温度下进行

在以上两项验证中,循环之间或循环周期组之间允许延迟,只要延迟均匀地分布在循环周期内,并且循环总持续时间(包括延迟)不超过上述规则(15%的产品寿命)。


这里面提到了附录A,先插入对附录A的介绍:

Calculating High Temperature Endurance Stress Time

假设产品的目标生命周期是15年。让我们假设最坏的情况(最快的)循环频率是在前3年执行的全部程序/擦除循环规范(时间越快越是循环诱导损伤的最坏情况)。假设循环过程中和循环之间的最坏使用温度为Tu = 55°C(温度越低损伤可能越严重)。让我们假设所测试的器件是硅/沟道-氧化物/浮动栅极器件,用于修复氧化物缺陷的电荷脱阱活化能为Eaa = 1.1 eV (该值是产品特定的,必须由供应商提供/证明)。

我们假设选择的应力循环温度是Ts=90°C,那么加速因子为:

其中Kb为玻尔兹曼常数 = 0.00008617 eV/K

所以最长的验证循环总时间为,

编者注:也就是说在616*(1+15%)小时内,需要把所有规格书中规定的循环都做完,确实挺苛刻的,越快越容易出问题。。。


c. 循环是连续进行的,其中一个循环被定义为从一个状态到另一个状态并返回到原始状态的转换(即从“1”到“0”再返回到“1”;或者从“0”到“1”,然后返回到“0”)。在持久性测试期间,必须验证每个写入和擦除操作已成功完成,并通过读取操作验证预期的数据状态。耐力测试循环描述如下。

可能的循环模式可能包括以下方式:

1 棋盘格循环:棋盘式写入阵列;读取棋盘格内容;删除所有数据;读取所有数值为1。

2 所有0或所有1循环:写入0到所有矩阵;读取所有数据为0;擦除所有数据;读取所有数据为1

3 棋盘格/反向棋盘格循环:

奇数循环:写入棋盘格数据;读取棋盘格数据;擦除所有数据;读取所有数值为1;

偶数循环:写入反向棋盘格;读取反向的棋盘格数据;擦除所有数据;读取值为1.

请注意:当不需要考虑过度写入或过度擦除,但可能发生位与位之间的互相影响时,应选用流程#3。

在供应商和用户之间达成协议后,可以使用替代的写入/擦除算法或验证模式。

对于较大的矩阵数量产品,至少三分之一的总循环时间应该花在循环到规定的全部阵列持久能力验证上,三分之一的总循环时间应该用在循环到10%规定的全阵列持久能力的数据块上,其余的循环时间应该花在其余数据块上。对于采用片上磨损均衡(WL)算法的存储器(该算法强制所有块均匀循环),必须禁用WL算法,这样阵列中的单元就可以按阵列规范施加压力。如果这是不可能的,供应商和用户必须商定一个替代的验证方式。

对于使用纠错码(error correction code, ECC)进行容错的存储器,必须禁用这种编码算法,以便在不使用纠错技术的情况下对阵列中的所有单元进行压力和测试。

然而,对于阵列数量非常大的存储器,采用深度缩放技术的器件或设计有内置ECC的设备,供应商可以请求用户批准在用户模式(ECC激活)下执行循环。在后一种情况下,应用户要求,供应商应提供停用/绕过ECC操作的测试数据,以允许在极端条件下推断误码率。

d. 在完成指定数量的写入/擦除循环后,应根据第3.6节对器件规格的功能进行验证。

编者注:至此005文件规定的预处理完成,一定记住含有NVM的器件,比如MCU在进行HTOL和HTSL之前,要进行这个处理。

3.2 HTDR 高温数据保存验证流程

a. 在完成第3.1节所述的写入/擦除耐力循环测试后,器件应按照特定技术规范的最坏情况模式进行写入,如拓扑棋盘(即每个位被其补位包围)或所有位单元进行编程。在用户和供应商同意的情况下,可接受其他模式。在用户接受的情况下,还可以使用与数据表中指定的不同的编程模式写入数据,以修改单元格的边缘并获得额外的加速。对于多层级单元(MLC)存储器,验证模式必须包括所有可能的单元+单元最近邻组合。

b. 根据章节3.1.b,这些器件在高温下做循环。根据指定的等级和用户的预期需求,进行高温数据保留测试(HTDR)。数据保留烘烤时间和温度由用户指定的需求和技术的数据保留活化能确定,如附录B所述。

c. 为了保持Data Retention的持续应力,只在中间验证点时间去执行数据内容的验证和非数组变化功能的测试。这主要是为了排除对NVM数组的任何写入或擦除测试的影响。

d. 在认证的时间点,器件首先进行测试,以验证数据内容已在供应商证明的温度下完善保存。根据AEC-Q100测试B3,随后进行器件规格的全功能测试。此时,全功能测试包括数组修改写入和擦除事件。

e. 如果按照AEC-Q100表2对按照3.1.b.1节循环的器件进行高温存储寿命(HTSL)压力测试。HTSL测试的认证结果也可用于HTDR,不需要再单独的进行HTDR测试。但这只有当HTSL烘烤实际应力范围不低于HTDR烘烤要求时,这才适用,如下面附录B所示。用户应指定HTDR和HTSL都必须满足的所需时间/温度验证参数。


在这里进行附录2的介绍:Equivalent Bake Time Examples

等效的烘烤时间计算是基于公式 tu=t*exp[Eaa/kB(1/Ts-1/Tu)],这里t为在温度T环境下的持续时间,tu是在Ts温度下应力施加的时间,kB是常数0.00008617 eV/K

如上两个表格介绍了,HTDR的验证温度和时间,还有对应HTSL的温度和时间。

大家在实际认证中根据产品自身的活化能有针对性的选择就可以。


3.3 LTDR 低温数据保存验证流程

a. 同3.2.a

b. 按照3.1.b.2节的规定,这些器件在低温下循环,在最高55°C的环境下储存1000小时。根据用户要求,供应商应提供基于指数时间间隔(如10小时、100小时、1000小时等)对应参数的预期结果。最好的情况下,对位阈值电压或读电流退化率进行追溯,并应展示出每个样品最差存储单位在规定的产品寿命内可以顺利通过。对于大型器件,收集所有数位的参数退化数据是不现实的,应选择统计上可行的数位集合,供应商应证明数位集合如何选择。

c. 同3.2.c和3.2.d

3.4 HTOL 高温工作寿命验证流程

a. 同3.2.a

b. 采用嵌入式和独立NVM的器件应根据AEC-Q100表2进行高温运行寿命(HTOL)测试,使用的温度和持续时间条件应满足或超过器件规定的工作温度等级对应的HTOL要求。在这个测试中,NVM数组中的所有地址都应该被访问(读)到,并尽可能多的读取次数(根据AEC-Q100测试B3),而不要影响HTOL的逻辑部分验证(根据AEC-Q100测试B1)。否则,将对NVM和逻辑部分块执行单独的HTOL测试。在测试期间,对于包含嵌入式flash微处理器的器件,必须连续快速执行全存储数组校验(例如“位翻转”)测试。独立flash(或分体的控制器)可以在供应商-客户协议中豁免此校验和要求。

c. 只在中间验证点时间去执行数据内容的验证和非数组变化功能的测试。这主要是为了排除对NVM数组的任何写入或擦除测试的影响。

d. 在认证的时间点,器件首先进行测试,以验证数据内容已在供应商证明的温度下完善保存。根据AEC-Q100测试B1,随后进行器件规格的全功能测试。此时,全功能测试包括数组修改写入和擦除事件。

e. 如果供应商证明所选器件等级的HTOL的应力持续时间大于相应的HTDR应力持续时间,在用户接受的情况下,供应商可以降低循环位的HTOL验证周期。在这种情况下,在HTOL测试期间发生的可恢复(软)位数据错误在等效HTDR生命周期时间以外的部分将不计入HTOL失效,而是计入HTDR在超过认证应力时间要求的时间点之外的故障。

3.5 验证流程

应采取预防措施,以确保器件或测试机的热变化不会损坏样品,并防止因此带来的电气损坏。一个测试系统应在样品验证初始和间隔结束时进行监控,以确定所有样品都按规定的要求施加压力。

每个样品上的偏置电压和电流应在进一步的温度压力前加以注意和修正。如果在测试间隔结束时检查器件的偏置不正确,则必须确定器件是否已更改或测试电路是否已更改,以便确定用于认证数据的有效性。

3.6 衡量通过方法

3.6.1 电性能测试

电性能测量应按器件规格书的间隔进行。

中期和最终电性能测量应在样品从规定的测试条件下取出后96小时内完成。

3.6.2 需要的测试内容

电性能测量应包括器件规格书中规定的参数和功能测试。

3.6.3 测量条件

在将器件从实验箱取出之前,应将实验箱温度恢复到室温,同时保持样品上规定的电压。测试应按AEC-Q100章节1.3.3中列出的认证等级,在通常条件下,在每个器件规定的的最低和最高温度范围内进行。

4 认证失败的条件

如果样品超出参数限制,器件不再满足规格书要求,或器件无法保持其预期数据状态,则将被定义为失效。

在写入/擦除耐力循环测试中,当写或擦除指令在最大指定时间内未完成,或当指令完成但存储数组中的数据内容与预期的数据内容不对应时,就会认为认证失败。

总结

EDR是针对存储器和存储模块而开展的可靠性验证内容,包含器件本身的耐久性测试,也包括存储器中数据的保存能力和工作寿命。


本文对AEC-Q100 B组的第3项内容EDR进行了介绍和解读,希望对大家有所帮助。

补充依据,为什么这个解读这么长呢,因为平时EDR验证用的很少,原因是国内车规等级的独立存储器太少了。还有就是验证有点复杂, 成本太高,很多实验室都没有对应的认证设备。

所以嘛,这也导致我也不熟悉,不熟悉就得仔细研究标准,基本一字不落的翻译和解读,导致这篇6000多字的文档出现。另外一个超长的是A1 PC预处理的解读,PC是因为步骤确实太多了。

如果有不正确的地方,也欢迎指正并交流。

材料整理制作不易,转发请注明出处,文章中不对的地方欢迎指教和交流沟通。

声明:本内容为作者独立观点,不代表电子星球立场。未经允许不得转载。授权事宜与稿件投诉,请联系:editor@netbroad.com
觉得内容不错的朋友,别忘了一键三连哦!
赞 4
收藏 5
关注 36
成为作者 赚取收益
全部留言
0/200
成为第一个和作者交流的人吧