如图,输入电压约70V,4通道为Ids电流波形,1通道为Vds电压波形。 输入约120V,通道1为Vds波形,通道2为变压器次级波形。请高手分析一下,为什么MOS管关断时电压为上扬,电流波形斜率变小,变的有弧度,是什么情况。怎么产生的,对变压器有什么危害!!怎样解决!!
有没有电路图.发上来看下.应该可以解决,
感量可能也有点问题,仔细看看你的占空比,,会不会是砸比拉的太大?
你吧图搞上来,我大概知道是什么问题
电路如图,麻烦帮忙分析一下! 70V的波形可以不用理会,更改取样电阻就可以消除了,我不太懂的是波形为什么会上扬。 而且这是变压器可以肯定工作状态不太好,效率变低了。
把前面那两个CBB加大,一定可以解决.!你把功率调下也可以解决,
CBB换两个104.试下
前面就是用的104啊!100NF/400V的,功率低的话,好一点,但是功率一定要这么大的 1.1A 27V,变压器电感量你觉得多少合适啊!
你前面的电容再加大点.前面的电容不够
短路L2,加大C17,或在高压输入下测试,看看是否正常
短路L2和加大C17都有明显效果,可以降低斜度,现在的斜度好多了。 高压测试没有问题。 低压100V测试效率才81%,220V测试效率为85%,有没有办法提升低压时候效率至83%!!
办法肯定是有,自己好好琢磨吧,你这个电路效率应该可以到88%左右,如果不加EMC对策可以到90%以上
我说加大CBB可以解决你的问题吧!