MOS管VDS电压高，怎样减下来？？？

不好意思，楼上朋友，对不住了！因为我的不专业，耽误了您的时间，真是不好意思！

输出12V/5A，初级电感480UH，吸收电路R：62K，电容10nf.初级漏感12UH左右。绕法是三明治绕法！

不知道你用什么变压器，所以变压器参数不好判断是否合适

不过有一点可以肯定的是，只要将变压器次级加一匝，初级的MOS管的VDS电压立马可以降下来，但次级的整流二极管反向耐压更高了

好版主，磁芯是PQ2620的。

是啊，加一匝，MOS的耐压会降下来，但是肖特基的上来了。并且加一匝，也不知道好不好绕？

好版主，按你的经验，加一匝，肖特基的会上升多少呢？

留意

好版主？是不是想好版了。

增加的电压不是靠经验的，有计算公式：

Udf=Uo+Uinmax*N

Udf:次级整流管的反压

Uo：次级输出电压

Uinmax：初级最高输入电压（直流）

N：匝比

 先看看我自己画的变压器的结构图，不要见笑！

1/2/3为初级主功率绕组：1和2为15圈；2和3为15圈；利用一个引脚连接两个绕组。

6/7；8/9为输出绕组：6/7为一个绕组，4圈；8/9为一个绕组，4圈。

输出按这样的接法，那么次级绕组为4匝！

是这样吗？还是我愚钝，理解错了！

钳位电路可以把漏极的电压限制在一定范围内，漏极电压高也不是一点好处也没有，至少他可以把功率强制性输出到副边，你可以试下把电压限的很低，你的副边根本输不出功率来，当然这要看的电路决定

是啊！这个公式我都记得的！哎，我有时候会有惰性，不好意思！

但是我发现计算的和实测的误差很大！我计算出肖特基反压为56V，实测峰峰最大值为72V；MOS的VDS也是一样，计算的是460V，实测的将近580V。

不过这个电压都是峰峰值里面的最大值！差别之大，另我恍惚！！！

论坛有好版、冰版、pangjihao、水蜘蛛等等大师坐镇！真乃我等福音！

650V的管子自然呢，可以解决办法！但是我觉得不是最好的！

最好的是通过调节变压器及RCD吸收来解决！我是感觉RCD可以矫正的余地很小！想把次级加一匝，但是怕不好绕，用的线更细，估计效率会受影响!

KAO！哪头X设计的变压器呀！这样干啊！不光漏感大；损耗还大！

建议6-7/8-9串起来！每层三匝；共六匝。二次线加粗；三匝将一层绕满！

是变压器设计错误！

感谢水大人指教！感谢！

我会潜心潜心考量的！谢谢！

不好意思；有点。。。

主要是犯了原则错误。不同位置的绕组并，是有强环流的，会直接导致漏感增加。另一方面；变压器一/二次偶合电容大了，开关损耗和EMI噪音都起来了。

实在是很糟糕的设计！根本就没搞懂叠层绕的意思。

没关系的饿！

大家都是做技术的，见了糟糕的设计，都会情不自禁的上脾气！可以理解！

呵呵，对你，抱有感激之情！

谢谢！

一般来说，漏极电压只要不超过MOSFET的耐压值就没有什么特别大的问题。楼主的余量为580/600=96.7%.只是稍微有一点偏高。

如果可以修改变压器的话，建议次级使用一个绕组，不要两绕组并联了。可以增强耦合，减少漏感。

如果不能修改变压器的话，就直接修改VDs的吸收电路了，但是看你的参数已经取的很猛了，效率影响很大的。

次级非得要这样搞的话，整流之后再并联，有助于减少环流

最好的办法是将线绞合，改成直接并绕

5A的电流。65K的频率，在保证穿透深度的情况下，可以试一试一个绕组，效果要好很多的。

如果太热的话，就只能用多股线了。

是啊！

我也感觉RCD吸收改动的地方不大了！

不错不错！

改天我也去领一个！

请看仔细我说的话！

在没办法改变压器的情况下，这个是减少环流的办法

兄弟，这个不是应力是否允许超额使用的问题了，而是关系到产品可靠性的问题了！