• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

请教充电器的ESD问题

我们在ESD试验时,15KV AIR放电时,约有10%的产品在试验时失败,我想可能是元件抗ESD较差引起,请问是否正确?
全部回复(19)
正序查看
倒序查看
kenneth
LV.5
2
2005-07-05 18:33
我知道这里面一定有这方面的高手,这个问题已折磨了我近一年,非人的生活,有在初--次级地之间加放电电阻(750K)总有失败的,不能全部通过,还请高手多多指点.
0
回复
2005-07-05 19:43
@kenneth
我知道这里面一定有这方面的高手,这个问题已折磨了我近一年,非人的生活,有在初--次级地之间加放电电阻(750K)总有失败的,不能全部通过,还请高手多多指点.
何不把电路图及失效元件贴出来呢?
0
回复
haiy
LV.3
4
2005-07-05 21:02
@kenneth
我知道这里面一定有这方面的高手,这个问题已折磨了我近一年,非人的生活,有在初--次级地之间加放电电阻(750K)总有失败的,不能全部通过,还请高手多多指点.
上次我解决了一个类似你的这种情况,有的时候加那个放电电阻和ESD放电线作用是有但不是很大,首先要搞清楚,ESD的放电路径,我的分析是这样的,在你的AC通电的时候,次边做,空气,接触式打法,高压在次边影响不是很大,因为那边没有什么控制芯片,原边和次边因为有Y电容的存在,使两边在高压瞬间会漏电到原边,将原边的IC打坏,
我针对你的这个情况有三点意见,你可以试一下:
1:在次边的输出加一个稳压二极管,可以有效仿静电
2:将Y电容容量减小,这个元件是二边形成回路的主要元件,不过这个做法对EMI不利
3:将Y电容上加一个磁环,减慢其放电速度,这样同样对EMI不利
我说的这个Y电容是指跨接在原和副边的Y电容,
你先试一下,有问题再讨论
0
回复
kenneth
LV.5
5
2005-07-06 13:59
@haiy
上次我解决了一个类似你的这种情况,有的时候加那个放电电阻和ESD放电线作用是有但不是很大,首先要搞清楚,ESD的放电路径,我的分析是这样的,在你的AC通电的时候,次边做,空气,接触式打法,高压在次边影响不是很大,因为那边没有什么控制芯片,原边和次边因为有Y电容的存在,使两边在高压瞬间会漏电到原边,将原边的IC打坏,我针对你的这个情况有三点意见,你可以试一下:1:在次边的输出加一个稳压二极管,可以有效仿静电2:将Y电容容量减小,这个元件是二边形成回路的主要元件,不过这个做法对EMI不利3:将Y电容上加一个磁环,减慢其放电速度,这样同样对EMI不利我说的这个Y电容是指跨接在原和副边的Y电容,你先试一下,有问题再讨论
谢谢你的回复!我曾试过Y电容的影响,我不用Y电容也会失败,从静电的试验过程中有发现,有的时候会通过放电电阻放,有的时候没有通过放电电阻放(但一直没有发现是从什么地方放电的),观察过好多次,都是这样.这时就会失败.1120629572.ppt
0
回复
kenneth
LV.5
6
2005-07-07 08:26
@haiy
上次我解决了一个类似你的这种情况,有的时候加那个放电电阻和ESD放电线作用是有但不是很大,首先要搞清楚,ESD的放电路径,我的分析是这样的,在你的AC通电的时候,次边做,空气,接触式打法,高压在次边影响不是很大,因为那边没有什么控制芯片,原边和次边因为有Y电容的存在,使两边在高压瞬间会漏电到原边,将原边的IC打坏,我针对你的这个情况有三点意见,你可以试一下:1:在次边的输出加一个稳压二极管,可以有效仿静电2:将Y电容容量减小,这个元件是二边形成回路的主要元件,不过这个做法对EMI不利3:将Y电容上加一个磁环,减慢其放电速度,这样同样对EMI不利我说的这个Y电容是指跨接在原和副边的Y电容,你先试一下,有问题再讨论
我已把图贴上了,大家请看.
0
回复
kenneth
LV.5
7
2005-07-11 19:32
@kenneth
我已把图贴上了,大家请看.
我想一定还有不少朋友遇到这样的问题,我们在实验后一般是13003,C1815及光耦等元件死掉.为了不让更多的朋友经受同样的痛苦,请求高手多多指教.(是否是光耦抗ESD性能不好,我这样怀疑.)
0
回复
2005-07-12 15:56
@kenneth
谢谢你的回复!我曾试过Y电容的影响,我不用Y电容也会失败,从静电的试验过程中有发现,有的时候会通过放电电阻放,有的时候没有通过放电电阻放(但一直没有发现是从什么地方放电的),观察过好多次,都是这样.这时就会失败.1120629572.ppt
R22电阻的距离太近了吧.
0
回复
2005-07-12 17:32
@kenneth
谢谢你的回复!我曾试过Y电容的影响,我不用Y电容也会失败,从静电的试验过程中有发现,有的时候会通过放电电阻放,有的时候没有通过放电电阻放(但一直没有发现是从什么地方放电的),观察过好多次,都是这样.这时就会失败.1120629572.ppt
把两个电阻拿掉,用PCB铜LAYOUT成三角形.形成尖端放电!
不知道这样成不成?
0
回复
2005-07-12 17:52
@kenneth
我想一定还有不少朋友遇到这样的问题,我们在实验后一般是13003,C1815及光耦等元件死掉.为了不让更多的朋友经受同样的痛苦,请求高手多多指教.(是否是光耦抗ESD性能不好,我这样怀疑.)
ss
0
回复
kenneth
LV.5
11
2005-07-12 20:17
@雲中月亮的
ss
是在光耦开孔之间将光耦的初级和次级隔开吧?我先试试,结果我再贴出来.谢谢!
0
回复
kenneth
LV.5
12
2005-07-12 20:21
@斯文败类
把两个电阻拿掉,用PCB铜LAYOUT成三角形.形成尖端放电!不知道这样成不成?
我有看一到过只用铜箔LAYOUT成三角形,但在试验中容易造成次级整流管被打死.我再试一下改变尖端的距离看看结果如何.谢谢.
0
回复
2005-07-13 08:04
@kenneth
是在光耦开孔之间将光耦的初级和次级隔开吧?我先试试,结果我再贴出来.谢谢!
fr
0
回复
2005-07-13 08:27
@雲中月亮的
fr
要是怀疑光偶的质量问题,就干脆拿掉打试试.
我想如果不是它的问题,拿与不拿应该都差不多吧!


不过也有可能是别的机构件上的问题也说不定的.比如说散热器什么的.
0
回复
2005-07-13 08:31
@斯文败类
要是怀疑光偶的质量问题,就干脆拿掉打试试.我想如果不是它的问题,拿与不拿应该都差不多吧!不过也有可能是别的机构件上的问题也说不定的.比如说散热器什么的.
ad
0
回复
2005-07-13 09:13
@雲中月亮的
ad
晕.我也只是一个菜菜菜鸟罢了.
这里高手很多的,只不过大多是忙得不可开交,要不就是屑去说这些东东罢了.

说到底还是要靠自己多多实践,多多观察!
0
回复
kenneth
LV.5
17
2005-07-13 13:10
@斯文败类
晕.我也只是一个菜菜菜鸟罢了.这里高手很多的,只不过大多是忙得不可开交,要不就是屑去说这些东东罢了.说到底还是要靠自己多多实践,多多观察!
我只所以怀疑光耦,是因为在ESD失败的样品中,光耦都有坏掉,我认为是在从输出端的负载放电ESD试验时(+/-15KV),先是光耦被打死,因没有反馈的控制,然后引起初级的控制部分如C1815,13003等损坏.不知我的观点对不对?
0
回复
2005-07-13 13:34
@kenneth
我只所以怀疑光耦,是因为在ESD失败的样品中,光耦都有坏掉,我认为是在从输出端的负载放电ESD试验时(+/-15KV),先是光耦被打死,因没有反馈的控制,然后引起初级的控制部分如C1815,13003等损坏.不知我的观点对不对?
其实这也不定的.也许是别的东西质量不好,从而导致别的(如1815 13003)先坏,再导至PC817坏掉呢.因为这个时间过程是非常之快的,我们看不到.所以你只能一个个的试你所怀疑的对象喽.一个个试不行还可以两个,甚至三个同时试呀.

当然,并不排除结构件的问题.因为这个电压很高呀.我觉得一般这类测试不好过,还是得想办法放掉才行(当然是不影响高压测试的前提下)!
0
回复
2005-07-13 16:07
看看http://www.esd.org.cn
也许有用!
0
回复
kenneth
LV.5
20
2005-07-14 10:15
@斯文败类
看看http://www.esd.org.cn也许有用!
谢谢!我先看看.
0
回复