刚做电源设计的新手，是不是对着效率参数一脸懵？只知道效率越高发热越小，却不知道效率到底是怎么算的？明明选了标称 95% 效率的芯片，实际用的时候效率却只有 80%，发热还是很大？其实搞懂损耗的来源，你就能明白高效率是怎么实现的。
一、先搞懂：效率的计算公式，还有损耗的来源
要搞懂高效率是怎么来的，首先得搞懂，效率到底是什么，那些损耗，到底来自哪里。
效率的核心计算公式
效率，本质上就是输出功率和输入功率的比值，公式很简单：η = Pout / Pin其中，Pin 是输入的总功率，Pout 是输出给负载的功率，剩下的部分，就是损耗的功率 Ploss，也就是：Pin = Pout + Ploss所以，要提高效率，本质上就是要降低 Ploss，也就是把那些损耗的功率，尽可能的降下来。
导通损耗：大电流下的主要损耗
损耗主要分两种，第一种就是导通损耗，这是大电流场景下，最主要的损耗来源。导通损耗，就是电流流过导通的器件的时候，因为器件的内阻，产生的损耗，公式是：P_conduction = I² * R这里的 R，就是开关管的导通内阻，还有续流二极管的正向压降带来的等效内阻。比如，一个开关管的内阻是 100mΩ，流过 3A 的电流，那它的导通损耗就是 3²*0.1=0.9W，这部分损耗，全部都变成了热量，发热就是这么来的。而且，电流越大，导通损耗就越大，因为它和电流的平方成正比，所以大电流的场景，导通损耗是最主要的损耗来源。
开关损耗：高频下的隐形损耗
第二种损耗，就是开关损耗，这是高频场景下，最容易被忽略的损耗。开关管不是理想的，它的通断，不是瞬间完成的，在通断的过程中，电压和电流会有一个交叠的过程，这个时候，就会产生额外的损耗。而且，开关的频率越高，单位时间内开关的次数就越多，开关损耗就越大。比如，你把开关频率从 100K 升到 1M，开关损耗可能直接翻 10 倍，这就是为什么，很多高频的芯片，效率反而上不去的原因。除此之外，还有栅极驱动的损耗，也就是给开关管的栅极充放电的损耗，这部分也是开关损耗的一部分。
简单来说，大电流的时候，导通损耗是大头；高频的时候，开关损耗是大头，要提高效率，就要针对性的降低这两种损耗。
二、实例拆解：OC6830E，怎么做到 96% 的峰值效率？
搞懂了损耗的来源，我们拿 OC6830E 这款能做到 96% 峰值效率的升压芯片来做个实例，你就能明白，芯片端是怎么针对性的优化，把效率做到这么高的。
超低内阻 MOS，把导通损耗砍到最低
OC6830E 最核心的优化，就是内置了一个 15mΩ 超低内阻的 30V/15A 功率 MOS。我们来算一下，在 3.7V 升 5V/3A 的典型场景下，这个 MOS 的导通损耗是多少：P_conduction = I² * R = 3² * 0.015 = 0.135W对比普通的 100mΩ 内阻的 MOS，导通损耗直接从 0.9W 降到了 0.135W，差了 6 倍还多！这就直接把大电流下的导通损耗，砍到了最低，这也是它能做到 96% 峰值效率的最核心的原因。
轻载自动降频，把开关损耗降下来
针对轻载下的开关损耗，OC6830E 做了自动降频的优化。轻载的时候，负载电流很小，导通损耗本来就很小，这个时候，开关损耗就变成了主要的损耗来源。OC6830E 会自动把开关频率降下来，减少单位时间内的开关次数，这样，开关损耗就直接降下来了，哪怕是轻载的时候，效率也能保持在很高的水平，不会像普通的固定频率芯片，轻载的时候效率掉的很厉害。
集成化设计，减少外围的额外损耗
除此之外，OC6830E 还做了全集成的设计，把频率补偿、软启动这些电路，全部都集成到了芯片内部，不需要你额外加外围的补偿电路，这样，就减少了外围元件的额外损耗，整个方案的损耗，就只有芯片本身的损耗，没有多余的损耗。而且，它的待机电流只有 17uA，待机的时候，几乎不消耗电量，电池供电的话，待机续航也能拉满。
三、核心总结
DCDC 效率本质是输出功率与输入功率的比值，损耗主要来自导通损耗和开关损耗，通过低内阻 MOS、轻载降频就能实现 95%+ 的高效率。
