该电路中的变压器（T1）专为反激式功率转换而设计。为提升EMI屏蔽效果，初级绕组的起始端（引脚3）必须连接至InnoSwitch4-CZ内部PowiGaN开关的高噪声DRAIN引脚，而末端（引脚2）则需连接到 bulk电容（C44）的正极。由D1和C18构成的缓冲电路可抑制漏感电压尖峰，有助于降低PowiGaN开关的电压应力。建议D1采用快恢复二极管。
与传统RCD钳位电路不同，InnoSwitch4-CZ采用的这种缓冲配置不使用电阻来耗散漏感能量。相反，漏感能量会储存于C18中，并最终被回收利用，以实现PowiGaN开关的零电压开关（ZVS）。在PowiGaN下一次导通前，ClampZero的高侧开关会先行导通，使C18中的能量流向并对漏感充电。存储在漏感中的电流随后迫使PowiGaN的输出电容放电至零，恰好在PowiGaN再次导通之前完成。这种ZVS行为显著降低了PowiGaN的开关损耗，使其能在更高频率下工作。
U3的开关时序是实现ZVS的关键。当从次级侧接收到FluxLink信号时，InnoSwitch4-CZ芯片会从其HSD引脚产生一个信号，在固定时长（tHSD）内导通ClampZero芯片（通过IN引脚）。在此期间，C18会对漏感充电（在CCM模式下），或同时对漏感和励磁电感充电（在DCM模式下）。完成对漏感的充电后，ClampZero芯片关断，而InnoSwitch4-CZ芯片会等待一段延迟时间（低压输入时为tLLDL，高压输入时为tHLDL），然后再导通PowiGaN开关。在此延迟时间内，PowiGaN漏极电容上存储的电压被漏感放电，迫使电压下降至零伏，从而在PowiGaN再次导通时实现ZVS操作。
在高压输入下工作时，延迟时间是固定的，等于tHLDL；而低压输入延迟时间tLLDL的值，则通过连接在HSD引脚和Source引脚之间的HSD电阻R33来设定。
InnoSwitch4-CZ芯片具备自启动功能，其内部高压电流源从DRAIN引脚取电，为PRIMARY BYPASS引脚（BPP）的电容C5充电，该电容用于给初级侧控制器供电。在正常工作时，初级侧控制器通过变压器T1的偏置绕组供电。该偏置绕组的输出由二极管D2整流，并经电容C6滤波。C6两端的偏置电压为齐纳二极管VR4、偏置电阻R29、晶体管Q1和限流电阻R12构成的线性稳压器供电。R12两端形成的电压（Q1发射极电压减去BPP分流电压）除以其阻值，决定了供给BPP的电流。
输出调节通过一种调制技术实现，该技术根据输出负载调整开关频率（FSW）和初级电流限值（ILIM）。在重载条件下，初级侧脉冲以高FSW出现，并在所选ILIM范围内以高ILIM值终止。随着负载减小，FSW和ILIM也随之降低。在轻载或空载条件下，FSW降至其最小值，并跳过若干个脉冲（周期跳跃）。
V引脚电阻（R19）用于输入线路电压监测。它连接在高压侧bulk电容（C2和C3）的正极与V引脚之间。通过检测输入线路电压，确认其高于欠压保护阈值且低于过压关断阈值。R19的阻值选为2.74 MΩ，旨在实现低压输入电压下的最佳效率。
