Power Integrations公司的InnoSwitch3-AQ适合汽车应用的集成750 V、900 V及1700 V开关和FluxLink反馈技术的恒压/恒流准谐振反激式开关IC，在设计中无需使用散热片，可在190VDC至450VDC的输入范围内实现超过94%的效率，为保证设计中在电磁干扰抗扰度、环境温度性能、空间优化元件布局和电源寿命和可靠性方面更好的提升，特通过PCB元器件摆放和布局规则进行一下说明：
1、电气间隙和爬电距离
根据IEC 60664-1/4计算爬电距离和电气间隙要求，（1) 初级到初级的功能/基本绝缘；（2) 次级到初级的加强绝缘；（3) 应对节点之间具有高压的所有节点进行爬电和间隙计算；（4) 确保根据目标应用环境考虑到污染程度、海拔高度和湿度；
2、控制元件:应尽可能靠近InnoSwitch3-AQ IC放置。应按照以下放置优先级进行放置：涉及（1) CBPP、CBPS、CFWD、CFB和CIS ；（2)RBIAS（在CBPP旁）、RFWD（在CFWD旁）；（3) RFB_LOWER（在CFB旁）和RIS（在CIS旁）；（4) RFB_UPPER、RFF和CFF 5) 初级和次级OV元件；
3、控制元件布线控制元件之间的布线尽量简短，尽可能避免使用过孔；
4、输入CMC使CMC的输入和输出节点尽可能远离，以防止噪声通过输电线耦合；
5、输入电容将输入电容靠近变压器和InnoSwitch3-AQ IC放置，以尽量减少初级环路面积；
6、缓冲器网络将缓冲器元件靠近放置，以尽量减少初级缓冲器环路 面积；
7、偏置电压元件将偏置元件（CBIASx、DBIAS）靠近变压器偏置绕组引脚放置，尽量减少偏置环路面积；
8、 SR FET和输出电容靠近次级变压器引脚放置，尽量减少次级环路面积；
9、SR FET RC缓冲器放置在SR FET旁，最好位于同一层；
10、RSENSE和DIS放置RSENSE，让其到RIS和CIS引脚的通路最短、最直接。DIS、CIS 和RIS尽可能靠近IS引脚；
11、高dv/dt节点对于以下高dv/dt节点，尽量减少铺铜面积和走线长度：a) InnoSwitch3-AQ漏极。b) 从SR FET到RFWD的走线（使用低走线宽度）；
12、高di/dt环路除了紧凑摆放元件之外，高di/dt回路的布线应减少回路所包围的面积；
13、过孔通过过孔连接的信号，且需要在与信号原始GND平面不相邻的层上继续传输的信号，必须附有单独的GND过孔。该过孔允许返回电流轻松传输到不同的GND平面或返回通路走线；
14、相互交叉的信号如果不可避免，则位于不同层且相互交叉的信号必须始终在其层之间有一个GND层。理想情况下，每个信号层都必须在相邻层上有自己的GND层。
以上规则在设计电源布局时必须考虑，以免在电源设计中出现性能偏差。
