【工程师6】+实践类+挑战极限之谁说单级LLC不能做全压-不服来战

阅读： 9680 |  回复： 67 楼层直达

在传统方案中，单级LLC（即前级没有BOOST电路）根本不可能做到全电压（输入100-265V），借这次机会设计如下电源方案：

输入功率100W输入电压：100-265VAC 50-60Hz；
超低待机功耗（小于0.15W）；

超小尺寸；

无散热片；

原理图：

实物图：

===============================================================

结帖啦，中途炸过机，改过板子，花费了很多时间。

占座看直播

这里是同步整流部分，圈里的走线画得太细了，工厂直接给我删掉了，害我只能飞线

手摸到了大电解，300V的电压，把我手电一个洞洞

果然炸鸡了，

LLC一般炸鸡就是初级进入ZCS了

实际测试也是如此，

下面是轻载的波形，在BUST模式末端，出现反向恢复电流，此时频率约为250K左右，如果电流尖峰过大，又因为板子布局问题，导致芯片没有检测到ZCS而炸鸡

混合合迟滞控制，

256301 使用了一种新型控制方案 - 混合迟滞控制 (HHC)，来提供一流的输入电压和负载瞬态性能。该控制方 法使得补偿器的设计十分简单。该控制方法还便于更加轻松高效地进行轻负载管理。改进的线路瞬态性能可降低大 容量电容器/输出电容器值，减少系统成本。 

HHC 是一种整合了传统频率控制和电荷控制的控制方法，亦即，它是一种电荷控制方法，但增加了频率斜坡补 偿。与传统频率控制相比，它将功率级传递函数从二阶系统变为一阶系统，因此很容易进行补偿。控制力度与输入 电流直接相关，因此可实现一流的输入电压和负载瞬变。与电荷控制方法相比，混合迟滞控制增加了频率斜坡补 偿，避免了不稳定状况。频率补偿确保系统始终保持稳定，也降低了输出阻抗。更低的输出阻抗使得瞬态性能比电 荷控制更加出色。 

HHC 解决了以下问题： 

帮助 LLC 转换器实现一流的负载瞬变和输入电压瞬变

将小信号传递函数变为一阶系统，非常容易进行补偿，而且可以实现极高带宽

通过频率补偿带来固有的稳定性

让间歇模式控制高效优化变得更为简单 

下图展示了 HHC 在 UCC25630 中的实现方式：一个电容分压器（C1 和 C2）和两个匹配良好的控制电流源。

这里分享一下在不同开关模式的功率转换应用中，功率型 MOSFET 和 IGBT 对自举式栅极驱动电路的要求。

本节重点讲在不同开关模式的功率转换应用中，功率型 MOSFET 和 IGBT 对自举式栅极驱动电路的要求。当输 入电平不允许高端N沟道功率型MOSFET或IGBT使用 直接式栅极驱动电路时，我们就可以考虑自举式栅极驱 动技术。这种方法被用作栅极驱动和伴发偏置电路，两 者都以主开关器件的源极作为基准。驱动电路和以两个 输入电压作为摆幅的偏置电路，都与器件的源极轨连。 但是，驱动电路和它的浮动偏置可以通过低压电路实 现，因为输入电压不会作用到这些电路上。驱动电路和 接地控制信号通过一个电平转换电路相连。该电平转换 电路必须允许浮动高端和接地低端电路之间存在高电压 差和一定的电容性开关电流。高电压栅极驱动 IC 通过独 特的电平转换设计差分开。为了保持高效率和可管理的 功耗，电平转换电路在主开关导通期间，不能吸收任何 电流。对于这种情况，我们经常使用脉冲式锁存电平转 换器，如图 下图所示。

自举式电路在高电压栅极驱动电路中是很有用的，其工 作原理如下。当 VS 降低到 IC 电源电压 VDD 或下拉至地 时 （低端开关导通，高端开关关断），电源 VDD 通过自 举电阻， RBOOT，和自举二极管， DBOOT，对自举电容 CBOOT，进行充电，如图 2 所示。当 VS 被高端开关上拉 到一个较高电压时，由 VBS 对该自举电容充电，此时， VBS 电源浮动，自举二极管处于反向偏置，轨电压 （低 端开关关断，高端开关导通）和 IC 电源电压 VDD，被隔 离开。

自举式电路具有简单和低成本的优点，但是，它也有一 些局限。 占空比和导通时间受限于自举电容 CBOOT，刷新电荷所 需时间的限制。
这个电路大的难点在于：当开关器件关断时，其源极 的负电压会使负载电流突然流过续流二极管，如图 3 所 示。
该负电压会给栅极驱动电路的输出端造成麻烦，因为它 直接影响驱动电路或 PWM 控制集成电路的源极 VS 引 脚，可能会明显地将某些内部电路下拉到地以下，如图 4 所示。另外一个问题是，该负电压的转换可能会使自举 电容处于过压状态。 自举电容 CBOOT，通过自举二极管 DBOOT，被电源 VDD 瞬间充电。 由于 VDD 电源以地作为基准，自举电容产生的大电压 等于 VDD 加上源极上的负电压振幅。

完整的高电压栅极驱动集成电路都含有寄生二极管， 它被前向或反向击穿，就可能导致寄生 SCR 闭锁。闭锁 效应的终结果往往是无法预测的，破，坏范围从器件工 作时常不稳定到完全失效。栅极驱动集成电路也可能被 初次过压之后的一系列动作间接损坏。例如，闭锁导致 输出驱动置于高态，造成交叉传导，从而导致开关故障， 并终使栅极驱动器集成电路遭受灾难性破，坏。如果功 率转换电路和/或栅极驱动集成电路受到破，坏，这种失效 模式应被考虑成一个可能的根本原因。下面的理论极限 可用来帮助解释VS电压严重不足和由此产生闭锁效应之 间的关系。
在第一种情况中，使用了一个理想自举电路摂，该电路 的 VDD 由一个零欧姆电源驱动，通过一个理想二极管连 接到 VB，如图 9 所示。当大电流流过续流二极管时，由 于 di/dt 很大，VS 电压将低于地电压。这时，闭锁危险发 生了，因为栅极驱动器内部的寄生二极管 DBS，终沿 VS 到 VB 方向导通，造成下冲电压与 VDD 叠加，使得自 举电容被过度充电，如图 10 所示。 例如：如果 VDD=15 V，VS 下冲超过 10 V，迫使浮动电 源电压在 25 V 以上，二极管 DBS 有被击穿的危险，进而 产生闭锁。

假想自举电源被理想浮动电源替代，如图 11 所示，这 时， VBS 在任何情况下都是恒定的。注意利用一个低电 阻辅助电源替代自举电路，就能实现这种情况。这时， 如果 VS 过冲超过数据表 (datasheet) 规定的大 VBS 电 压，闭锁危险就会发生，因为寄生二极管 DBCOM 终沿 COM 端到 VB 方向导通，如图 12 所示。

一种实用的电路可能处在以上两种极限之间，结果是 VBS 电压稍微增大，和 VB 稍低于 VDD，如图 13 所示

准确地说，任何一种极限情况都是流行的，检验如下。 如果 VS 过冲持续时间超过 10 个纳秒，自举电容 CBOOT 被过充电，那么高端栅极驱动器电路被过电压应力破，坏，因为 VBS 电压超过了数据表指定的绝对大电压 (VBSMAX) 。设计一个自举电路时，其输出电压不能超过 高端栅极驱动器的绝对大额定电压。

负电压的振幅是：

为了减小流过寄生电感的电流随时间变化曲线的斜度， 要使等式 1 中的导数项小。 例如，如果带 100 nH 寄生电感的 10 A、25 V 栅极驱动器 在50 ns内开关，则VS与接地之间的负电压尖峰是20 V。 

其中 QTOTAL 是电容器的电荷总量。 自举电容的电荷总量通过等式 4 计算：

QGATE = 栅极电荷的总量 ILKGS = 开关栅 - 源级漏电流； 

ILKCAP = 自举电容的漏电流； 

IQBS = 自举电路的静态电流；

 ILK = 自举电路的漏电流； 

QLS= 内部电平转换器所需要的电荷，对于所有的高压 栅极驱动电路，该值为 3 nC ；

 tON = 高端导通时间；

 ILKDIODED = 自举二极管的漏电流；

例如：当使用外部自举二极管时，估算自举电容的大 小。 

自举二极管 =UF4007 

VDD = 15 V

 QGATE = 98 nC （大值）

 ILKGS = 100 nA （大值） 

ILKCAP = 0 ( 陶瓷电容 )

 IQBS = 120 µA （大值）

 ILK = 50 µA （大值） 

QLS = 3 nC 

TON = 25 µs （在 fs=20 KHz 时占空比 =50%） 

ILKDIODE = 10 nA 如果自举电容器在高端开关处于开启状态时，大允许 的电压降是 1.0 V，小电容值通过等式 3 计算。

自举电容计算如下：
 

外部二极管导致的电压降大约为 0.7 V。假设电容充电 时间等于高端导通时间 （占空比 50%）。根据不同的自 举电容值，使用以下的等式：

其中： 

ICHARGE = 自举电容的充电电流；

 RBOOT = 自举电阻；

 tCHARGE = 自举电容的充电时间 ( 低端导通时间 ) 

不要超过欧姆值（典型值 5~10 Ω），将会增加 VBS 时间 常数。当计算大允许的电压降 (VBOOT) 时，必须考虑 自举二极管的电压降。如果该电压降太大或电路不能提 供足够的充电时间，我们可以使用一个快速恢复或超快 恢复二极管。 

如图 1 所示，自举电路对于高电压栅极驱动器是很有用 的。但是，当主要 MOSFET(Q1) 的源极和自举电容 (CBOOT) 的负偏置节点位于输出电压时，它有对自举电 容进行初始化启动和充电受限的问题。启动时，自举二 极管 (DBOOT) 可能处于反偏，主要 MOSFET(Q1) 的导通 时间不足，自举电容不能保持所需要的电荷，如图 1 所 示。
在某些应用中，如电池充电器，输出电压在输入电源加 载到转换器之前可能已经存在了。给自举电容 (CBOOT) 提供初始电荷也许是不可能的，这取决于电源电压 (VDD) 和输出电压 (VOUT) 之间的电压差。假设输入电压 （VDC）和输出电压 (VOUT) 之间有足够的电压差，由启 动电阻 (RSTART)，启动二极管 (DSTART) 和齐纳二极管 (DSTART) 组成的电路，可以解决这个问题，如图 14 所 示。在此启动电路中，启动二极管 DSTART 充当次自举二 极管，在上电时对自举电容 (CBOOT) 充电。自举电容 (CBOOT) 充电后，连接到齐纳二极管DZ，在正常工作时， 这个电压应该大于驱动器的电源电压 (VDD) 。启动电阻 限制了自举电容的充电电流和齐纳电流。为了获得大 的效率，应该选择合适的启动电阻值使电流极低，因为 电路中通过启动二极管的自举路径是不变的。

在第一个选项中，自举电路包括一个小电阻，RBOOT，它 串联了一个自举二极管，如图15所示。自举电阻RBOOT， 仅在自举充电周期用来限流。自举充电周期表示VS降到 集成电路电源电压 VDD 以下，或者 VS 被拉低到地（低 端开关导通，高端开关关闭）。电源 VCC，通过自举电阻 RBOOT 和二极管 DBOOT，对自举电容 CBOOT 充电。自举 二极管的击穿电压(BV)必须大于VDC，且具有快速恢复 时间，以便小化从自举电容到VCC电源的电荷反馈量。

这是一种简单的，限制自举电容初次充电电流的方法， 但是它也有一些缺点。占空比受限于自举电容 CBOOT 刷 新电荷所需要的时间，还有启动问题。不要超过欧姆值 （典型值 5~10 Ω），将会增加 VBS 时间常数。低导通 时间，即给自举电容充电或刷新电荷的时间，必须匹配 这个时间常数。该时间常数取决于自举电阻，自举电容 和开关器件的占空比，用下面的等式计算：

其中 RBOOT 是自举电阻； CBOOT 是自举电容； D 是占 空比。

RVS不仅用作自举电阻，还用作导通电阻和关断电阻，如 图 17。自举电阻，导通电阻和关断电阻通过下面的等式 计算：

不过LLC输出宽电压，确实有很多很多难克服的问题，自己玩玩可以，量产不建议

支持超低待机功耗和宽输入电压的混合迟滞模式LLC谐振控制器-UCC256301.pdf

提前祝楼主成功，UCC256301这个芯片是比较特别，比6599强悍

楼主就是用UCC256301或者是UCC256301~256304其中一个。

这些芯片的K值选的很大，都13~14了，很特别。

我们用L6599和FAN7621的K值常规就取5左右。

你  你  你。。。。。

能不能说点好的

楼主，还用的着猜吗？

就是UCC256301-256304，

一看你的图就知道芯片是TI的

在更新啊，你也在调这个芯片是吗？有什么问题交流交流

楼主，调试好没有？

确实炸了一次，马上会继续更新，你们不要着急嘛，有的时候忙，没时间搞。

虽然活动结束了，但我不是冲着奖来的

本来就是交流+分享。

炸机也给大家分享分享嘛，总不能只看好的，困难部分就忽略吧

在第三个选项中，自举电路把栅极电阻重新布置到VS和 VOUT 之间，并且在 VS 和地之间增加一个低正向压降的 肖特基二极管，如图 18 所示。VB 和 VS 之间的电压差， 应保持在数据表规定的绝对大额定值范围内，并且必 须符合下列等式：

栅极电阻设置了 MOSFET 的导通速度和关断速度，限制 了在主开关源极的电压负向瞬态时，肖特基二极管的电 流。另外，连接到 CBOOT 两端的双二极管，确保自举电 容不会出现过电压。该电路唯一的潜在危险是，自举电 容的充电电流必须流过栅极电阻。CBOOT 和 RGATE 的时 间常数减缓再充电过程，可能成为 PWM 占空比的限制 因数。 第四个选择，包括在 VS 和 VOUT 之间，重新布置一个栅 极电阻，以及在VS 和地之间放置一个箝压器件，如图19 所示，布置了一个齐纳二极管和 600V 二极管。根据下列 规则，量化齐纳电压：

对于每一种额定驱动电流，计算指定时间内所能切换的 大栅极电荷 QG，如表 1 所示。 

例如， 100 ns 的开关时间是：

 100 KHz 时转换器开关周期的 1 % ；

 300 KHz 时转换器开关周期的 3 % ；以此类推。
1. 所需的额定栅极驱动电流取决于在开关时间 tSW-ON/ OFF 内，必须移动的栅极电荷数 QG （因为开关期间 的平均栅极电流是 IG） : 

2. 大栅极电荷 QG，从 MOSFET 数据表得到。 如果实际栅极驱动电压 VGS 与规格表上的测试条件不 同，使用 VGS 与 QG 曲线。数据表中的值乘上并联的 MOSFET 数量就是所需的值。

 3. tSW_ON/OFF 表示所需的 MOSFET 开关速度。如果该 值未知，取开关周期 tSW 的 2%：

其中 VDS 和 ID 是每个开关间期的大值。

 4. 栅极驱动器的近似电流驱动能力计算如下

 (1) 拉电流能力 （导通）

(2) 灌电流能力 （关断）

其中： QG = VGS = VDD 时， MOSFET 的栅极电荷；

 tSW_ON/OFF = MOSFET 开关导通 / 关断时间；

1.5 = 经验因子 （受通过驱动器输入级的延迟和寄生 效应的影响）

选电解：

本案例为100W，电解按每瓦1uF来计算，所以选100uF

计算最小母线电压

最小母线为70V

得出最小母线电压后，将值填入TI的设计表格中

由于母线电压差太大，原版的设计表格中LN与QE值表已经显示不出来，

我把表格破解一下，

破解之后，把Y轴最大值改一下

上次走线有问题，

现在，改了一个版本，主要是几根高频大电流走线距离需要缩短：

这板子跟我的鼠标很配

板子厚度大概2.5厘米，

不需要过认证，所以板子上所有EMI器件都没装，电感都短路了，电容悬空。

APFC部分是有预留位置的，都没装上去，桥后直接用跳线接到了大电解上面。

这样目的就是为了实现单级LLC

变压器骨架用的是EQ25的，非常薄，但是圈数就很难取了，需要反复测试，特别麻烦

这里原本是想用TI的MOS，但是太贵了，成本压力太大
后来换成了ESOP-8的台产MOS，温度稍微高一点，但是符合设计要求。主要是测试装进壳子里面的温度，。

中间那个是同步整流控制器。sop-8封装

左上方这里是放APFC电感的，这里是把它短路了。
左下方是贴面MOS，和升压的二极管，直接悬空就可以了。
右边红色框中是共模电感，还有安规贴片电容，共模短路，电容悬空。

轻载时，测试原边电流波形

这是间歇模式，

间歇模式的前几个波形峰值稍微比后面的高，这个算正常的

满载时波形

波形毛刺挺大的，应该是主控芯片和两颗MOS放在小插板上，有两条信号线稍微长了一点导致的，体积受限。

最主要是不要出现发现恢复电流，对LLC电源来说这个是致命的。

满载时输出纹波：

测试输出纹波用交流模式

关于无散热器方面：

1.其实LLC主要发热源在变压器和谐振电感上，MOS处于零电压导通，与反激相比发热量相当小。

2.次级二极管采用同步整流，处于零电流导通，MOS内阻才10毫欧。但是必须要选用性能好的同

步整流控制器，既能让MOS尽快导通，又能让它尽量晚的关闭。市面上有很多同步整流控制器，

但真正做得好的没几个。

只保留LLC部分，

之前留位置的部分，也都更新过了。

我这有一个样机，有朋友做得漂亮的电源，咱们可以交换交换，互相学习

楼主,你的带载效率数据呢?

115V满载和230V满载

效率测试：

电子负载测试，效率中等，不算低。低压输入时母线谷底电压比较低，峰值电流大，效率想对低一点。

如果只做230V输入，听说有人做到97%的效率，不过我还没见到过。

空载时，为间歇工作模式，测试功率需要用示波器电流探头，增大X轴时间，取有效值。普通功率计只能看到一个跳变值。

单级、单级、单级

总感觉有人在抬杠，是错觉吗

关于布线：

• 除了储能电解电容器以外，在VCC 引脚上放上一个2.2μF 陶瓷电容器。该2.2μF 陶瓷电容器应尽量靠近VCC

引脚。
• RVCC 引脚应具有4.7μF 或更高电容的旁路电容器。除了4.7μF 陶瓷电容器以外，建议还增加一个0.1μF 陶瓷
电容器。电容器应尽可能靠近RVCC 引脚。RVCC 电容器需至少是引导电容器的5 倍。
• 最小建议引导电容器是0.1μF。需根据最小突发频率确定引导电容器的最小值。引导电容器应足够大，以便在最
低突发频率期间保持自举电压。请参阅电气表中的引导泄漏电流。
• 在接地引脚周围大面积覆铜
• BW、ISNS、BLK 上的滤波电容器应尽量靠近引脚
• FB 线迹应尽量短
• 软启动电容器应尽可能靠近LL/SS 引脚
• 在VCR 分压器和ISNS 电容器上使用薄膜电容器或C0G、NP0 陶瓷电容器以保证低失真
• 建议ISNS 电阻器小于500Ω，以保持低节点阻抗
• 在BW 引脚上增加必要的滤波电容器，以过滤掉偏置绕组波形的高峰值。过滤掉高峰值至关重要，因为在内部
检测到信号峰值，然后在低侧关闭沿采样。
• 不要在HV 接地引脚上放置任何电容器。此引脚的布局应使HV 接地引脚产生低寄生电容(< 60pF)。
• 保持必要的高电压间隙

       1.我的观点是VCR引脚比较关键，一定要用NP0材质电容，下拉电容一定要近挨着芯片。

上拉电容容量除了与谐振参数有关以外，还与开机电流有关，开机时，输出电容上的

电压为0，逐渐上升，如果此时初级电流特别大，可以加大上拉电容，来解决；

       2.VCR引脚最好不要打过孔；

       3.BW、ISNS只是单纯的阀值检测，只要没有特别强的噪声，就不会影响性能。