400w 同步半桥DCDC降压模块带载问题 TL494

这种板子，就要注意布板时的采样点，

还有调机时反馈网络

啥意思？

能说具体点吗 

小电流的板子，对布板影响不是很大，当然有一定的影响，

而大电流的板子，讲究的是瞬态响应，走线要求，芯片地，和采样电阻地，都是有讲究的，

反馈网络也要调试好

降低一点输出电压,看看是不是占空比限制了...

采样线尽量短而且要小，线宽0.3~0.5mm就可，越小受到外界的干扰就小，响应快

我尝试更换不同型号的MOS管 输出被拉低的幅度居然不一样 

还有更换MOS管G极的限流电阻也会造成同样的结果 限流电阻过小也会发生死区移位造成了上下管同时导通的情况，是不是半桥驱动的驱动能力不足？

我输入电压从32-36V调节 输出被拉低的幅度也会变小，难道在32V输入时占空比真的被限制了？占空比被限制的原因是什么。

这个很难做到啊，电压反馈线长度在5CM左右，我手里有个很好的模块反馈线也是很长的，带载能力就很好。

并且低端mos G极限流电阻两段的波形都不一致。靠近低端MOS管G极一端波行很烂，GS只有5V左右，这是什么原因造成的呢，我怎么感觉是半桥驱动能力的问题。高端的栅极调节限流电阻，限流电阻两段波形无明显变化，波形图就是帖子里的。

是尽量短，不是说长了就不行，

根据你的板子空间，尽量短，线宽0.3-0.5mm就可以了，不需要很宽的线

估计限占空比的多

TL494 的4脚通过电阻接地了，数据手册里说的是DT接地输出占空比可到94，难道是我理解有误吗？

将mos驱动IC换成了IR2184 低端驱动波形好多了

证实了原来的驱动IC驱动能力不足的猜想

下载还是带载拉低的问题了

那是有频率范围要求的,这么多天了还没确认吗?直接开环测试一下驱动不就知道了.

有图纸没有，

需要2个通道并联

没有通道并联只有一半

是两个通道并联的 ，确实是占空比被限制了 ，提高一点输入电压就可以了。

为什么494达不到标称的最大占空比97%呢？

你有死区时间撒这个占用了