本想先研究数字控制在研究快瞬变控制,但有可能要做一个快响应非隔离的东西,就先看一下.
传统的控制方法在fundamentals_of_power_electronics中给出了推导;
在http://bbs.dianyuan.com/topic/5589中介绍了写出仿真模型的方法和写出传递函数进行分析的例子.

Ridley的博士论文有对电流模的采样保持的分析,可惜没有他的论文,但在他公司网上An Accurate and Practical Small-Signal Model for Current-Mode Control有介绍,并且national 等公司就这个模型给出了buck 电路的例子.在A New Continuous-Time Model for Current-Mode Control with Constant On-Time, Constant Off-Time, and Discontinuous Conduction Mode给出更多的模型.

建模时如果对PWM的采样在频谱上的特性没有考虑,只是低频下(小于0.5fs)比较精确,但对快响应的控制如果想把带宽设计的更宽,仿真或计算的模型就不大准确.2004 APEC 中Control-Loop Bandwidth Limitations for Multiphase Interleaving Buck Converters 基于PWM采样引起的频谱变化的思路,给出控制带宽的限制.单项电路在fs附近急剧变化.多相电路边带效应抵消,可以使带宽设计的更高.但注意各相之间的相差对称才能抵消好.但在电流模中,同样受电流模的采样保持特性的约束,幅值相交在fs附近急剧变化.指明simplis仿真的真实性.

在多回路反馈时候测试,衡量系统的稳定性,在哪测量或注入扰动?倾向于在能够把各个支路都综合在一起的地方测.但有些前馈直接形成斜率补偿的,就没有有效的办法了.看simplis 的了.如果数字控制还要其他方法,以后再说.

在2002 的APEC, Design Considerations for VRM Transient Response Based on the Output Impedance中提出设计VRM等效成内阻R0的电压源,在不用大量输出电容的情况解决负载瞬变的问题.但由于Cesr, Lr的限制,不适于电压模控制;电流模如果Cesr zero太高,也没法做到恒定的Zout,滤波电感也要选取适当的值.

Astec也提出通过在负载和地之间切换电感电流的流向的办法,提高负载瞬变响应.

下面看一下V2控制.在A New Control for Multi-phase Buck Converter with Fast Transient Response文中提出onsemi的芯片结合了峰值电流模和V2控制.输入电压的变化直接反应在峰值电流模的电流斜坡,输出电流的瞬变由输出电压直接的调节电流反馈斜坡的电平.但V2控制的输出不好用ESR太小的电容;在off状态,对输出电流瞬变没反应.

对于快速控制,linear, national, maximum都设计了constant on-time 芯片,没仔细看,感觉核心是设计比较小的constant on-time,在动态时,得到好的结果.
手中也没有vicor的滤波模块资料.谁有,介绍一下.
另外,状态轨迹控制法是目前了解的最好的解决瞬变问题办法.简单的想法是如果开关正开着,有负载瞬变,那就要么不关或立即关断开关直到达到所需的电流.如果开关正关着,同理直到达到所需的电流.
先看一个对状态轨迹的简单介绍:http://www.smpstech.com/tutorial/t03top.htm#SWITCHINGMODE
以上讨论的都只定性的题了一下,为了节约时间,有些定量的计算仿真,电路的实现以后有时间或有合适的项目在做.下面转回数字控制.
刚看到pola联盟的ti提出turbotrans的技术,谁能介绍一下?

对快速控制在说几句:电压控制的PWM误差放大输出与三角波比较,得到占空比,但有三种形式的三角波,后下降檐Trailing edge;前下降檐Leading edge;拖尾下降Trailing triangle,后下降檐在off以后要等到下一个周期,前下降檐在on以后要等到下一个周期,在这期间如果负载瞬变则没响应,拖尾下降对于这个问题比较有利.这三种三角波及电流采样形式的不同组合,在电流控制中的稳定性也得到不同结果,以后在数字控制中再提.

V2利用电压纹波反映电流改变参与反馈,改善负载瞬变,前面提到如果电容的阻抗太小,可能有噪声的干扰,但在电感上也可以提取电流的信号,加快反应速度.
Intersil对这两种方法提供了芯片.

先读一些文章,在Quantization Resolution and Limit Cycling in Digitally Controlled PWM Converters中指出在一个如图的数字控制系统中limit cycle 问题,
先了解一下Limit cycle,大致就是由于量化引起的抖动.
Limit cycle: http://cnx.org/content/m11928/latest/
http://homes.esat.kuleuven.be/~rombouts/dspII/transp2005-2006/lecture4.ppt
大范围极限周期由于溢出引起,小范围极限周期由于量化造成.
no limit cycle 条件是:
1.DPWM 的分辨率大于ADC.使占空比停留在ADC误差能够允许的范围内.
2.有积分项Ki,  0 < Ki < 1.使ADC的输出保持相对稳定值.
3.这个没看懂,大概由数字量化造成的.(谁能给解释一下最好了).在corolado大学找到Modeling of quantization effects in digitally controlled dc-dc converters解释了这个问题.
文中进一步提出加抖动改善对DPWM分辨率的要求.

本以为这是数字控制必须遵守的法则,但可以用非线性等方法解决分辨率问题.这个文章的准则3可操作性不强.这也是我不深究的原因.

呵呵,一些文章的作者还是有些心得.
但轻易的把自己没认识到的东西归结于噪声怕是失之谎谬.

第5贴中没说什么“东西归结于噪声”,请指明.
如果你指的是其他贴中V2控制对电容上采样的问题,我的认识是,电容上信号引入控制,
首先当然是要控制这个信号的幅值,如果Cesr太小,纹波太小,满足不了要求.加放大则对放大器的带宽要求太高.
另外,纹波太小,PCB铜箔引线耦合的噪声占的比重大,信号就不可用了.我认为这个是不好用主要原因.

Predictive Digital Current Programmed Control中提出
适当的脉宽调制方法可消除在数字谷值,峰值和平均电流控制中的次谐波震荡 (电流在第n周期的初始扰动,通过d(n+1)的调整,在第n+1周期调整到参考值ic).

在占空比控制公式中,L, Vout, fs需要被确定.电流的扰动的传递与(L,Vout 的扰动)/(L,Vout), 实际中比较容易满足.
占空比控制公式推广到buck,boost,buck-boost中,有统一公式:

其中m1,m2为电感电流的上升和下降的比率

3 digital current-mode controller DC-DC converters文中给了一个实际的电流数字控制的例子.首先给出平均电流模的控制到输出的传递函数.然后对no limit cycling进行了具体的讨论.

很感兴趣,请继续.

Dead-Zone Digital Controller Power Factor Preregulators Power Factor Preregulators 文中提出的dead-zone办法,有效解决pfc输出低频的二次纹波对反馈回路不好影响.用死区滤除低频的二次纹波.既保证了输出稳定,也可以保证在动态时较高反应带宽.数字控制对于非线性的控制方法真是方便,dead-zone的设定只是几行code就搞定,实际输入电流波形明显改进.
上面的非线性控制的稳定判据是个问题Stability of the fast voltage control loop in power factor correctors文中的circle criterion 可用来分析时变,非线性与线性反馈结合的系统.
首先把系统分成线性部分和非线性部分.在pfc控制中非线性部分得出控制平面的不稳定边界,由线性补偿在复平面做出Nyquist轨迹,如果轨迹远离不稳定区则系统稳定.