作为PCB工程师,每天面对着各种各样的电路板,以及各种参数的元器件,还要有清楚的头脑去设计原理图,这样的枯燥的工作中不免会出问题,本文总结了一些问题,大家看看是不是你常出错的地方~
PCB设计绘图时,使用ERC出现“Multiple Net Identifiers”错误提示:
解决办法:可能是由于pcb设计时不同的网络标号连在了一起,或同一根连线上给了不同的网络标号。
如果为单张原理图,在图上查找带有错误标号的位置即可;为多张原理图时,要查找所有图;尤其是多层原理图时,很有可能错误是在子图中。
1.PCB原理图常见错误:
(1)ERC报告管脚没有接入信号。
a. 创建封装时给管脚定义了I/O属性。譬如,把输入端口和输出端口连在一起就会报错。其实,若不用protel做电路仿真,就无需对管脚的I/O属性进行定义。
b. 建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上。
c. 建元件时pin方向反向,必须非pin name端连线。
(2)ERC报告重复的网络标号(Error: Multiple Net Identifiers)。
可能是由于不同的网络标号连在了一起,或同一根连线上给了不同的网络标号。需要注意的是,PROTEL指出的错误处不一定是真正的错误处,也可能错在其他的原理图上(若是层次电路图时)
(3)元件跑到图纸界外:没有在元件库图表纸中心创建元件。
(4)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。
(5)当使用自己创建的多部分组成的元件时a,千万不要使用annotate。
2.PCB中常见错误:
(1)网络载入时报告NODE或FootPrint没有找到。
a. 在装载网络表时,事先没有加载对应的PCB封装库。
b. 原理图中的元件使用了pcb库中没有的封装。
c. 原理图中的元件使用了pcb库中名称不一致的封装。
d. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3;二极管:sch中pin number 为a,k,而pcb中为1,2,改成一致就可以了。
(2)在PCB中导入元器件后,发现个别器件不在显示屏范围内,即时缩小图纸显示比例,也看不到,这往往是因为在创建PCB元器件封装时没有设定参考点所致,一般地,“set reffrence”到“pin 1”即可。
3. 复制局部ProtelSch原理图,想把它贴到Word里方法如下(针对protel 99,protel dxp应可以类比,未试过):
tools-preferences-graphical editing:add template to clipboard的选项,去掉它就可以了。
4. 关于走线宽度
系统默认走线为10mil,一般可以设到8mil,再细的话(如低于6mil),一般性的小电路板厂家就不能制造了,找大厂做成本就高,具体情况具体衡量。注:100mil(英制)=2.54mm(公制)
声明:本内容为作者独立观点,不代表电源网。本网站原创内容,如需转载,请注明出处;本网站转载的内容(文章、图片、视频)等资料版权归原作者所有。如我们采用了您不宜公开的文章或图片,未能及时和您确认,避免给双方造成不必要的经济损失,请电邮联系我们,以便迅速采取适当处理措施;欢迎投稿,邮箱∶editor@netbroad.com。
瑞萨电子选用Altium作为统一PCB开发工具 并加速合作伙伴和客户的解决方案设计 | 23-06-27 15:12 |
---|---|
混合信号PCB布局设计的基本准则 | 23-04-14 11:54 |
Cadence推出Allegro X AI,旨在加速PCB设计流程,可将周转时间缩短10倍以上 | 23-04-07 10:21 |
当PCB行业遇到了5G通信有何与众不同? | 23-03-10 13:59 |
Vishay推出谐振变压器/电感器,节省基板空间、简化LLC应用PCB布局 | 22-09-29 13:20 |