高速面阵CCD KAI-01050功率驱动电路设计方案

0 引言

本文围绕CCD KAI-01050进行功率驱动电路设计，对各部分的设计进行原理分析，并对其中部分电路进行仿真验证，最后通过试验验证设计的可行性。

1 KAI-01050 面阵CCD

KAI-01050是KODAK公司生产的一款高速面阵行间转移CCD,1 024(V)×1 024(H)像素，像元大小为5.5 μm×5.5 μm,其模拟输出可选择单通道、双通道和四通道输出模式。其水平转移时钟最高频率为40 MHz,此时，单通道输出帧频最高可达30 f/s,双通道输出帧频最高可达60 f/s,四通道输出帧频最高可达120 f/s.

本文的论述的相机要求相机输出帧频为120 f/s,因此要求CCD 工作在最高水平转移时钟率40MHz。本CCD 的驱动信号电压幅值要求和等效电容值如表1所示。

由表1可知，KAI-01050的驱动信号种类比较多，主要包括行转移(垂直转移)时钟、像素读出(水平转移)时钟、复位时钟和电子快门信号。其功率驱动电路设计重点和难点如下：

(1)垂直转移时钟V1为三电平阶梯信号;

(2)水平转移和复位时钟为40 MHz高速信号;

(3)电子快门信号为的峰值达29~40 V的高压脉冲信号。

2 功率驱动电路设计

CCD驱动电路原理框图如图1所示。

FPGA 产生垂直转移时钟、水平转移时钟、复位时钟和电子快门信号。由于FPGA产生的是3.3 V幅度的信号，需要经过功率驱动电路，转换成符合CCD要求的驱动脉冲信号，进而驱动CCD 正常工作。本文重点论述其中的功率驱动电路部分。

3 实验测试

根据以上原理，设计了KAI-01050 的驱动电路，并进行了测试。图2为水平转移时钟的测试波形图，驱动信号频率为40MHz,幅值-4~0 V,上升沿与下降沿时间仅为1.8 ns左右，符合CCD驱动时序要求。

图3 为三电平垂直转移时钟和电子快门是驱动信号波形，图中上面是三电平转移时钟信号，低电平为-9 V,中间电平0 V,高电平12 V;下面波形为电子快门信号，常态电平为6.9 V左右，在计数器计数到需要曝光的时序位置时，输出一个脉冲宽度不小于1 μs的29~40 V脉冲(相机设计值为32 V)。这两个信号其上升沿下降沿时间都很陡峭，满足驱动时序的要求。

4 结语

本文首先介绍了KAI-01050 CCD驱动信号的特点，分析了其功率驱动电路的设计难点，基于本方案设计的重点和难点进行了各种CCD 信号功率驱动电路的设计，并对部分电路进行仿真，验证了设计的合理性。本设计方案已经加工成产品，经实验验证，各部分功率驱动电路满足KAI-01050 CCD 的功率驱动要求，在四通道输出模式下，帧频可达120 f/s，充分验证了该方案的合理性。