当使用双变压器配置时宽带ADC前端设计考虑

理论分析

即使达到某种宽带额定值，变压器单端输入的原级和差分输出的次级之间的耦合虽然是线性的，但是也会引入幅度失衡和相位失衡。当这些失衡的信号施加到ADC(或其它差分输入器件)时，将加重转换信号(或处理信号)的偶数次失真。虽然这些失衡在低频段对高速ADC引起的附加失真通常可以忽略，但是在频率大约达到100MHz的高频段变得尤为严重。首先让我们考察一下差分输入信号的幅度和相位失衡(特别是二次谐波失真)如何影响ADC的性能。

图1：使用变压器耦合的ADC前端简化框图

结果讨论

比较公式9和公式12可以看出，二次谐波的幅度受相位失衡的影响比受幅度失衡的影响大。对于相位失衡，二次谐波与k1的平方成正比，而对于幅度失衡，二次谐波与k1和k2的平方差成正比。由于k1和k2几乎相等，因此该差值很小。

为了测试这些上述理论计算的有效性，我们为上述模型编写了MATLAB代码以定量和图解说明幅度和相位失衡对采用变压器输入的高性能ADC谐波失真的影响(见附录A)。该模型包括附加的高斯分布白噪声。

MATLAB模型中采用的系数ai用于AD9445高性能125 MSPS 16bit ADC。图2所示的前端配置中的AD9445用来产生图3所示的快速傅立叶变换(FFT)系数。

图3：AD9445的典型FFT曲线，125MSPS，IF = 170MHz

这里的本底噪声、二次谐波和三次谐波反映了ADC和前端电路的复合性能。我们利用这些测量结果计算ADC的失真系数(a2和a3)和噪声，以及在170MHz输入频率，标准1:1阻抗比率变压器条件下产生的0.0607 dB的幅度失衡和14o的相位失衡。

结束语

当变压器用作高IF输入(>100MHz)的处理器(例如ADC、DAC和放大器)时，变压器的相位失衡会加重二次谐波失真。然而，通过使用一对变压器或者不平衡变压器以增加变压器和额外的PCB面积为代价很容易得到显著的改善。

如果设计带宽非常小并且选择了合适的变压器，那么单变压器设计能够达到足够的性能。然而，它们需要有限的带宽匹配，并且可能成本很高或体积很大。

在任何情况下，为任何给定的应用选择最佳的变压器需要对变压器技术指标详细了解。其中相位失衡对于高IF输入(>100MHz)尤为重要。即使相位失衡在产品使用说明中没有规定，但大部分变压器制造商都应根据要求提供相位失衡信息。如果需要检查或者没有提供相位失衡信息时，可以使用网络分析器来测量变压器的失衡。