微软公司宣布不再支持你正在使用的 IE浏览器,这会严重影响浏览网页,请使用微软最新的Edge浏览器
厂商专区
产品/技术
应用分类

印刷电路板(PCB)的电磁兼容性设计

2009-09-26 00:00 来源:电源网 编辑:何丽娜

引言

电磁兼容(EMC)指的是一个产品和其他产品共存于特定的电磁环境中,而不会引起其他产品或者自身性能下降或损坏的能力,即产品和其他产品能够“和平共处”,彼此间的电磁干扰(EMI)不会影响产品的正常工作。

引起电磁干扰的原因是多方面的,主要可归结为过高的工作频率或不合理的布局布线。在高频化趋势不可避免的情况下,一个好的PCB设计,应着重从元器件布局、时钟电路设计、电源设计、接地设计、静电防护设计等方面进行综合考虑。

整体布局布线设计

a.整体布局

整体布局是PCB设计的第一步,合理的布局不但可以增加PCB的视觉美感,还可以提高产品的电磁兼容水平,一般来说,器件的整体布局应遵循以下原则:

(1) 围绕各功能电路的核心元件进行布局,保证各元器件沿同一方向整齐、紧凑排列,易受干扰的元器件不能相邻布置,以防止信号间耦合;

(2) 处理敏感信号的元件要远离电源、大功率器件等,并且不允许敏感信号线穿过大功率器件,热敏元件应远离发热元件,温度敏感元件宜置于温度最低的区域;

(3) 加大具有高电位差元器件之间的距离,防止它们放电而引发短路,并可在无铅时代减少CAF (Conductive Anodic Filament)发生的可能性。同时,高电压元器件应尽量布设在调试时手不易触及的地方,并加以绝缘保护;

(4) 对于高频电路,推荐采用菊花链布线或星形布线,并且高速数字信号应布置在与地线相邻的信号层,并且信号线尽可能短;

(5) 一个过孔会带来约0.5pF的分布电容,因此,减少过孔数量可显著提高运行速度。

b.元器件的选择和布置

相比于分立元件,集成电路元器件具有密封性好、焊点少、失效率低的优点,应优先选用。同时,选用信号斜率较慢的器件,可降低信号所产生的高频成分,充分使用贴片元器件能缩短连线长度,降低阻抗,提高电磁兼容性。另外,应优先选用供应渠道稳定的元器件,以确保生产加工的连续进行。

元器件布置时,首先按一定的方式分组,同组的放在一起,不相容的器件要分开布置,以保证各元器件在空间上不相互干扰。另外,重量较大的元器件应采用支架固定。

c.PCB的选取和分层

印制板大小应适当,太大,成本增加;太小,散热困难,且相邻线间易串扰。推荐的PCB形状为长宽比约3:2的矩形。

在时钟频率超过5MHz或上升时间小于5ns的高频电路中,使用多层板能大幅降低PCB体积和减小电环路面积,从而有效降低电磁干扰。PCB分层时要确保信号线有相邻完整的映像回流平面,同时,为方便电源解耦,电源层应紧邻地层且在地层下面。根据以上原则,对于四层板,推荐的分层方法为:信号层、地层、电源层、信号层。六层板推荐的分层方法是信号层、地层、信号层、电源层、地层、信号层。

d.整体布线

PCB布线总的原则是先布时钟、敏感信号线,再布高速信号线,最后布一般的不重要信号线。

布线时,在总的原则前提下,还需考虑以下细节:

(1) 在多层板布线中,相邻层之间最好采用“井”字形网状结构;

(2) 减少导线弯折,避免导线宽度突变,为防止特性阻抗变化,信号线拐角处应设计成弧形或用45度折线连接;

(3) PCB板最外层导线或元器件离印制板边缘距离不小于2 mm,不但可防止特性阻抗变化,还有利于PCB装夹;

(4) 对于必须铺设大面积铜箔的器件,建议用栅格状,并且通过过孔与地层相连;

(5) 短而细的导线能有效抑制干扰,但太小的线宽会增加导线电阻,导线的最小宽度可视通过导线的最大电流而定,一般而言,对于厚度为0.05 mm,宽度为1mm 铜箔允许的电流负荷为1A。因此,1-1.5 mm的线宽完全可满足要求,对于小功率数字集成电路,选用0.2-0.5 mm线宽即可。同一PCB中,地线、电源线宽应大于信号线;

图1抗干扰保护环

(6) 为减少辐射,利用静电屏蔽原理,对于敏感元件端头可采用如图(1)所示的抗干扰保护环,并对保护环采用单点接地设计,不接地的保护环是起不到屏蔽作用的。

传输线设计

端接匹配的好坏是传输线设计能否达到最佳性能的关键。只有当电路终端负载等于特性阻抗时,传输的信号才会在远处被充分吸收,否则,部分信号将被反射回来,造成逻辑混乱或失真。

当走线终端存在集总线型负载或单一元件时,选用串联电阻源端匹配可以使阻尼振荡和反射效应达到最小。对于具有分布式负载的走线终端,选用并联电阻终端匹配,可得到几乎不失真的波形。并联端接的缺点是消耗较多的功率,因此,对于电池供电的便携式产品,应避免使用并联终端。


时钟部分设计

合理布局时钟系统是EMC设计的关键,不合理的时钟布局会导致PCB板不能稳定工作。

在设计时钟系统时,时钟晶体和相关电路应与其他电路分开并布置在PCB的中央位置,特别注意时钟发生器的位置尽量不要靠近对外的连接器。必要时在时钟晶体下铺设地层,有利于散热并可将振荡器内部产生的射频电流泄放到地平面上。时钟线和高速信号线尽量走内层,并夹在两个地平面层中间,以确保相邻完整的回流路径。对于高频时钟布线,要求尽量减小传输线长度,降低传输线效应。

电源部分设计

不合理的电源布线会产生很大的噪声,引起产品性能下降。在电源入口处的电源线和地线之间跨接一个10-100μF的电容,可有效降低噪声干扰。

a.电源去耦滤波设计

在每块集成电路芯片电源两端跨接一个0.01-0.1μF的去耦电容,能较大程度地减小噪声,并能够减少跨板间的浪涌电流。在能够达到电流补偿目的的情况下,去耦电容值越小越好,贴片电容引线电感小,应优先选用。

最有效的电源滤波方法是在交流电源的进线处安置滤波器,为避免导线相互耦合或形成环路,滤波器的输入输出线应分别从PCB板的两边引出,而且使引线尽可能短。

b.电源保护设计

电源保护设计包括过流保护、欠压报警、缓启动、过压保护等设计内容。

PCB板的电源部分也可以通过保险丝来实现过流保护,但为了避免保险丝熔断过程中影响其他模块,还应该设计输入电压保持电容。为防止意外的瞬间过压损坏器件,可以通过放电管、压敏电阻等保护器件在配电线路与地电位之间建立一个等电位,以达到过压保护的目的。

接地设计

设备的接地方式主要有浮地、单点接地和多点接地三种。其中浮地容易产生静电积累和静电放电,应慎重考虑。一般来讲,当电路工作在1MHz或更低频率范围时,单点接地是最好的选择;当电路处于10MHz以上的较高频率时,电流返回路径中的有限阻抗会导致出现不希望有的射频电流,应尽量选用多点接地。对于既有数字电路又有模拟电路的PCB,要做好分地处理.

布置地线时,地线应尽可能地粗,使它至少能通过三倍于PCB板的允许电流,以提高抗噪声性能.

如果用大面积覆铜方式铺设地线,应尽量避免死铜现象,并将同一功能电路的覆铜用粗导线连在一起,以保证地线质量,降低噪音。

由于带状电缆是非屏蔽性的,使用时最好信号线和地线一一对应,保证每一根信号线都有一个单独的接地回路,这样公共阻抗的耦合将不存在,而且导线间的串扰也将减至最小。值得注意的是无论使用何种电缆,都要求将其屏蔽层接地。

静电防护设计

静电放电的特点是高电位、低电荷、大电流和短时间,对PC设计的静电防护问题可从以下几方面进行考虑:

(1) 尽量选择抗静电等级高的元器件,抗静电能力差的敏感元件应远离静电放电源。试验证明,每千伏静电电压的击穿距离约1mm,因此,若将元器件同静电放电源保持16 mm距离,即可抵抗约16 kV的静电电压;

(2) 保证信号回流具有最短通路,有选择性的加入滤波电容和去耦电容,提高信号线的静电放电免疫能力;

(3) 采用保护器件如电压瞬态抑制二极管,对电路进行保护设计;

(4) 相关人员在接触PCB时务必带上静电手环,避免人体电荷移动而导致静电积累损伤。

信号完整性

信号完整性基本上是阻抗匹配的问题。它包括串扰,衰减振荡和反射等。其中以衰减振荡最为明显。衰减振荡是由于明显的阻抗不匹配而产生的, 附加串联电阻或使用终端匹配的传输线,能极大的减小衰减振荡。

串扰是互容和互感共同作用的结果,串扰的幅度与传输线间的平行长度成正比。在高密度复杂PCB设计中,完全避免串扰是不可能的,布线时对于不可避免的平行部分,可以最大化平行走线的间隔或使走线最大可能的接近参考层,通过减少耦合来降低串扰。

结束语

电磁兼容(EMC)是一门综合性的快速发展的学科,本文对EMC设计的探讨只是概念性的。良好的PCB设计需要我们以EMC为原则,在设计初期就进行全盘考虑,并在实践中不断的总结经验。

标签:

声明:本内容为作者独立观点,不代表电源网。本网站原创内容,如需转载,请注明出处;本网站转载的内容(文章、图片、视频)等资料版权归原作者所有。如我们采用了您不宜公开的文章或图片,未能及时和您确认,避免给双方造成不必要的经济损失,请电邮联系我们,以便迅速采取适当处理措施;欢迎投稿,邮箱∶editor@netbroad.com。

相关阅读

微信关注
技术专题 更多>>
如何系统地学习嵌入式技术?
当5G遇到物联网,将会带来哪些惊喜?

头条推荐

电子行业原创技术内容推荐
客服热线
服务时间:周一至周五9:00-18:00
微信关注
免费技术研讨会
获取一手干货分享
editor@netbroad.com
400-003-2006