寄生电感的影响分析寄生电感就象寄生电容一样无处不在，又很隐蔽，且大部分无法通过仪器设备测量，故寄生电感的影响也很容易被工程师忽略，很多EMC问题产生的根因就是寄生电感所引起，寄生电感的控制成本EMC设计无法跨过的一道坎。01、寄生电感降低电容滤波与退耦效果
图1：电容的频率曲线
电容本身的寄生电感决定电容的谐振点，也决定了电容的高频滤波特性，除电容本身的寄生电感之外，滤波电容PCB布线的寄生电感也是影响电容滤波特性的重要因素，电容在PCB上安装布线的寄生电感对高频的影响远远大于器件本身寄生电感的影响。
图2：Buck DC-DC输入电源引脚退耦电容PCB布线寄生电感对比图
图3：辐射发射测试数据对比图
02、寄生电感引起寄生振荡
二极管、MOS管、半导体芯片等功率器件引脚间的寄生电容与线路中电感器件、变压器、磁珠、及PCB Layout布线的寄生电感之间往往会产生寄生振荡。开关电源产品中寄生振荡是EMI测试不达标的重要原因之一，确很容易被设计工程师所忽略。
图4：高频旁路电容与PCB布线寄生电感产生寄生振荡波形
图5：电源端传导测试数据对比
03、寄生电感引起地电位差
不同模块电路间有时会存在共地环路耦合，解决方法通常是进行地平面分割，地分割后地平面的完整性受到破坏，寄生电感也随之变大，高频噪声电流流过分割的交界点处时会在两个不同电路之间产生地电位差，引起信号在源端和接收端参考地电位变化不同步，导致信号传输错误，引发异常现象出现。
04、寄生电感特殊形式（漏感）
漏感是初级（次级）的磁通没有通过磁芯耦合到次级（初级），而是通过空气闭合返回到初级（次级），简单说就是磁通没有完全经过磁芯形成闭合。理论上来说，只要存在磁通无法完全通过磁芯闭合的磁性器件都存在漏磁，比如U型共模电感、变压器、工字型电感、棒形电感等。
图6：变压器漏感
变压器的漏感会产生电压尖峰，严重时可能损坏半导体器件；漏感与半导体寄生电容容易发生寄生振荡；漏磁场则容易在附近信号环路产生感应电动势，也容易与附近的磁性器件发生磁场耦合。
如何解决寄生电感的影响寄生电感与功率半导体器件寄生电容产生的寄生振荡，是开关电源辐射发射问题频点的源头，合理恰当的控制寄生电感，可以降低EMC风险，提高产品EMC直通率。控制寄生电感的措施梳理总结如下。
05、PCB布线寄生电感的优化
对于PCB布线寄生电感，主要考虑缩短布线长度、增大PCB布线宽度、增加铜皮厚度、使用直径更大的过孔的方式来降低寄生电感的影响，具体解决方案如下：
Ø高频开关动态信号布线保持最短且粗，降低PCB布线寄生电感，防止与功率半导体器件的寄生电容产生寄生振荡。
Ø芯片供电电源滤波电容靠近电源引脚放置，缩短供电电源引脚到退耦电容引脚的距离，降低PCB布线寄生电感，使滤波电容的高频退耦效果保持最优。
ØPCB布线时功率信号布线靠近返回路径布线，增大环路自感，从而降低环路电感，防止环路振荡。
Ø滤波电容、高频退耦电容接地端布线应保持最短且粗，必要时电容接地端使用多个接地过孔，降低地过孔寄生电感引起的影响。
Ø保持参考平面的完整性，降低参考平面寄生电感，参考平面进行分割时，要充分的考虑高频噪声电流流过寄生电感产生的地电位差的影响。
Ø充分考虑PCB接地设计，降低PCB接地的寄生电感，使PCB参考地平面与系统地平面之间保持最低电位差，降低共模电流。
Ø应保持高频信号、高速信号参考平面的完整性，缩小信号环路的面积，降低环路的寄生电感，避免噪声耦合造成信号扰动。
06、线缆寄生电感的优化
对于线缆寄生电感的优化，主要考虑如下维度：
Ø增加电源线、地线的PIN数，降低寄生电感的影响
Ø使用线径更粗的线缆降低寄生电感
Ø增加屏蔽层当做信号回流参考，降低回流路径寄生电感
Ø线缆屏蔽层与金属端子连接处采用360º环绕接地，降低寄生电感影响
Ø线缆屏蔽层接地处采用面接地，避免单点接地方式
Ø高速信号避免使用DIP线缆，优选FFC线材、FPC线材
07、器件引脚寄生电感的优化对于器件引脚寄生电感的优化，主要考虑如下维度：
Ø优选贴片器件，次选插件器件
Ø插件器件引脚连接线最短化
08、金属搭接处寄生电感的优化
对于金属搭接处寄生电感的优化，主要考虑如下维度：
Ø减少金属搭接互连的次数
Ø金属间搭接避免压合搭接的方式，建议采用螺钉锁附的方式
Ø金属搭接采用压合方式搭接时，要考虑压合紧凑度
Ø金属间使用导电泡棉、导电衬垫搭接时，要注意压缩比
Ø金属处搭接尽可能采用面搭接，避免点搭接的方式
Ø金属搭接处的连通性应管控好，比如锁附螺钉处