双变压器设计，相互干扰的问题

最近在调试一个双变压器的电源，大概规格如下：

1、待机变压器 EFD20，供5VSB/0.5A,5V/2.5A. 芯片用OB2358，变压器参数NP=100T,NS=8T,Nvcc=24T，三明治绕法,L=600uH。满载工作在DCM模式。

2、主功率变压器ER35  24V/3A,12V/2A，芯片用FAN6755W

3、前级有PFC，用的ER28，芯片FAN7930C，设计PFC电压390V

调试过程中遇到，待机POWER和主功率POWER相互干扰的问题，单待机POWER和PFC工作   IC各引脚波形都很正常，起主power后IC引脚的波形杂讯很大，IC  IS引脚波形变乱。 

求教一下：1、待机POWER和主功率POWER的地有什么讲究。

2、待机POWER和主功率POWER 的工作频率有没有要求。

3、主POWER的工作模式有何要求？

4、EFD20变压器是否偏小，已测过温升，线包和磁芯温升大概在52℃。