大俠們!請看此電源波形
此波形為MOS管漏極測得6v@4a滿載輸出.請教此波形是否正常
500) {this.resized=true; this.width=500; this.alt='这是一张缩略图,点击可放大。\n按住CTRL,滚动鼠标滚轮可自由缩放';this.style.cursor='hand'}" onclick="if(!this.resized) {return true;} else {window.open('http://u.dianyuan.com/bbs/u/0/1066122719.gif');}" onmousewheel="return imgzoom(this);">
大俠們!請看此電源波形
全部回复(32)
正序查看
倒序查看
现在还没有回复呢,说说你的想法
@hualong
真是反了真是反了,jacki,我还剩下一点点小疑问,就是下面几位仁兄提到的EMI问题,有位仁兄说MOSFET关断得太慢了会出现7MHZ的高频而EMI难过,而有的人说VDS的波形上升段不能太陡又不能太平滑,这样才好过EMI,还有的说法是VDS波形上升段上不能出现3个以上的毛刺点才能过EMI,到底是哪一种说法有理,能否赐教一二.十分感谢!
关于EMI问题
POWER是属于模拟的领域,关于EMI问题,我没有太多的经验,一般来讲,高频震荡越少,EMI越好,其干扰频率可以用傅立叶分析得到,但是EMI的好与坏并不是个别线路可以决定的,它受LAUOUT及滤波元件的参数,材质等影响也很大,它们之间的干扰在条件合适时可能相互抵消也可能相互加强,因此,我个人认为EMI的东西有点象公说公有理,婆说婆有理的情况,因为每个人的设计规则和布局会有不一样的结果,很难捉摸的透切,也许因为这样而没有POWER的博士吧(至少我不知道有).
以上是个人看法,不对的地方欢迎砸砖.
POWER是属于模拟的领域,关于EMI问题,我没有太多的经验,一般来讲,高频震荡越少,EMI越好,其干扰频率可以用傅立叶分析得到,但是EMI的好与坏并不是个别线路可以决定的,它受LAUOUT及滤波元件的参数,材质等影响也很大,它们之间的干扰在条件合适时可能相互抵消也可能相互加强,因此,我个人认为EMI的东西有点象公说公有理,婆说婆有理的情况,因为每个人的设计规则和布局会有不一样的结果,很难捉摸的透切,也许因为这样而没有POWER的博士吧(至少我不知道有).
以上是个人看法,不对的地方欢迎砸砖.
0
回复
提示
@jacki_wang
关于EMI问题POWER是属于模拟的领域,关于EMI问题,我没有太多的经验,一般来讲,高频震荡越少,EMI越好,其干扰频率可以用傅立叶分析得到,但是EMI的好与坏并不是个别线路可以决定的,它受LAUOUT及滤波元件的参数,材质等影响也很大,它们之间的干扰在条件合适时可能相互抵消也可能相互加强,因此,我个人认为EMI的东西有点象公说公有理,婆说婆有理的情况,因为每个人的设计规则和布局会有不一样的结果,很难捉摸的透切,也许因为这样而没有POWER的博士吧(至少我不知道有).以上是个人看法,不对的地方欢迎砸砖.
不好意思,jacki,还有问题要问
先谢谢jacki的解惑,我还有一个问题要问,您在前面的贴子上说clamp没做好,clamp没做好的结果是不是就是在mosfet管关断时出现的阻尼振荡呀?clamp电路吸收正常工作的Vds波形又会是怎样的呢?实际中又是如何选择参数或采取什么手段去达到要求?
先谢谢jacki的解惑,我还有一个问题要问,您在前面的贴子上说clamp没做好,clamp没做好的结果是不是就是在mosfet管关断时出现的阻尼振荡呀?clamp电路吸收正常工作的Vds波形又会是怎样的呢?实际中又是如何选择参数或采取什么手段去达到要求?
0
回复
提示