比较多的小鲜肉发帖咨询半桥谐振的尖峰问题，是对于谐振了解不深入，存在认知误区。哥特的图文并茂，以身试法，声泪俱下，深入浅出的卖弄一下。
先上图:
以半桥谐振上管开通为例。
太多人以为MOS并电容是吸收，其实大错。
A点下管关闭，接桌是DT死区。在DT区间，MOS的输出电容Coss，杂散分布电容，以及杂散分布电感参与谐振（非常重要：这个谐振跟主回路的LC谐振无直接关系），谐振波形看图中圆圈部分。其谐振频率很高。
如果DT时间选择得妥妥的，在第一个谐振峰值点（B点）让上管开通，那就是完美的ZVS 0电压开通。有小鲜肉要问，ZVS不是开关频率跟主回路LC频率决定的吗？哥告诉你，那是理论，实际电路中必须要有死区，既然有死区那就有不一样的东西冒出来，半桥谐振要玩好，就是玩这些细节。
DT开始时刻，二极管是木电流的，一直到谐振至B点时刻，主回路电流才会接上，二极管开始导通，对上管电压钳位，形成ZVS开通，但是杂散谐振还是存在，所以最佳开通时刻是B点，也就是杂散谐振第一个峰值，二极管刚开始导通时刻，才是最最最最最完美的，最完美的效率，最小的EMI。
看图，如果死区过大，那么在B点之后，上管才开通，会包含太多的杂散谐振波形，影响效率和EMI。
如果在B点之前开通，杂散谐振还没到高点，会有硬开关成分，效果嘛就不说了。
回头说MOS并电容，实则是加大参与杂散谐振的电容，让谐振频率减少，让A到B点的斜率减少。诸如形成大约1US的上升时间，与驱动器件匹配。
总结：选择合适的死区，选择合适的谐振电容（MOS并联），努力靠近B点开通。如果把效率比作美女，EMI比着疾病。那么美女会拥抱你，亲你，缠着你，疾病会远离你。
进来瞅瞅
