• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

MOS的封装

在上一帖子《MOS的选择》中说到了MOSFET芯片的参数指标,这一贴想和大家讨论一下MOSFET的封装。

MOSFET的封装,简单说,就是在MOS芯片制作完成之后,给芯片加上一个外壳。

在开始的时候,各方面性能要求不高,只要求外壳具有支撑、保护、冷却的作用,同时还要为芯片提供电气连接和隔离,以便MOSFET 器件与其它元件构成完整的电路。

后来,随着电子产品越来越小的趋势,有了不断减少尺寸的要求。

近年,对功率密度的不断追求,MOSFET作为主要的功率器件,正朝着更大功率、更小尺寸、更快速、散热更好的趋势在发展。因此,也对MOSFET的封装,在寄生的电阻、电容、电感等电性能和结构、封装热阻等热性能方面,都有了更多的要求。

本贴准备和大家,在封装的发展历程、结构形式对电热性能的影响、以CPU供电为例的同步整流和航模用电子调速器等应用实例中MOSFET对封装的要求,等方面进行探讨。

 

 

先起个头,慢慢加。

如对芯片尺寸、选择BVRdsQg等参数平衡点、封装的考虑方向等问题感兴趣,请积极发表见解,

有兴趣欢迎加Q探讨,Q369364322

全部回复(26)
正序查看
倒序查看
sunsigns
LV.5
2
2014-10-14 18:05

首先,让我们先看一下MOSFET封装的发展简史。

刚开始,MOSFET的封装是继承着晶体管的封装过度过来的,如:TO封装。

TO (Transistor Out-line)即“晶体管外形”。是较早开发的封装规格,主要用于大功率大电流领域.可以焊接较粗的铝线,具有很高的电流承载能力。

0
回复
sunsigns
LV.5
3
2014-10-14 18:07
@sunsigns
首先,让我们先看一下MOSFET封装的发展简史。刚开始,MOSFET的封装是继承着晶体管的封装过度过来的,如:TO封装。TO(TransistorOut-line)即“晶体管外形”。是较早开发的封装规格,主要用于大功率大电流领域.可以焊接较粗的铝线,具有很高的电流承载能力。[图片]

20世纪80年代,封装方式仅限于利用穿孔(through hole)将器件安装于单面镀金属的主机板,半导体器件的功率层级只有lW左右。

这段时期中,半导体封装中唯一的散热改善方式,是将打线框架材料,由低热传导性的铁合金改为高热传导性的铜合金。

0
回复
sunsigns
LV.5
4
2014-10-14 18:31

同样继承过来的还有SOT封装。

SOT (Small Out-Line Transistor)系列,都是外形较小的、贴片型晶体管封装。其体积一般比TO封装小很多,适合用于小功率MOSFET,驱动电流较小。

 

0
回复
sunsigns
LV.5
5
2014-10-14 18:32
@sunsigns
同样继承过来的还有SOT封装。SOT(SmallOut-LineTransistor)系列,都是外形较小的、贴片型晶体管封装。其体积一般比TO封装小很多,适合用于小功率MOSFET,驱动电流较小。 [图片]

随着技术的不断提升,从20世纪90年代开始,半导体封装技术有了很大的进步,为了增加器件级组装密度,封装方式开始采用了表面粘装(surface mount)技术。

虽然已经采用了更多层的多层铜箔的机板,然而因封装密度的增加所产生的散热问题却更为严重。为了进一步增加和改善封装的散热效能,已有一些厂家开始将金属的散热片(heat spreader)植入封装本身结构中。

 

0
回复
sunsigns
LV.5
6
2014-10-15 11:30

到了2l世纪,封装的理念有了较大的变革,人们开始考虑从改进封装材料、内部互连技术、改变热传导方式以及开发新的封装形式等各个层次去改进功率封装的散热能力,以满足大功率器件越来越小、越来越轻的应用需求,特别是MOSFET领域。

MOSFET封装技术的发展趋势是性能方面高输出、高密度、高频率、高效率,体积方面是更趋向小形化。

0
回复
sunsigns
LV.5
7
2014-10-15 12:59
@sunsigns
到了2l世纪,封装的理念有了较大的变革,人们开始考虑从改进封装材料、内部互连技术、改变热传导方式以及开发新的封装形式等各个层次去改进功率封装的散热能力,以满足大功率器件越来越小、越来越轻的应用需求,特别是MOSFET领域。MOSFET封装技术的发展趋势是性能方面高输出、高密度、高频率、高效率,体积方面是更趋向小形化。

于是,开始出现sop封装。

SOP (Small Out-Line Package),即小外形封装,比较适合于MOSFET等功率器件的封装,应用较为广泛。业界也往往省略“P”,直接叫SO

 

0
回复
sunsigns
LV.5
8
2014-10-15 12:59
@sunsigns
于是,开始出现sop封装。SOP(SmallOut-LinePackage),即小外形封装,比较适合于MOSFET等功率器件的封装,应用较为广泛。业界也往往省略“P”,直接叫SO。 [图片]

SO-8PHILIP公司首先开发的,随后逐渐派生出:TSOP (薄小外形SOP)SSOP (缩小型SOP)VSOP (甚小外形SOP)TSSOP (薄的缩小型SOP)等标准规格。

这些封装采用塑料包封,没有散热底板,散热不良,一般用于小功率MOSFET

 

0
回复
sunsigns
LV.5
9
2014-10-15 13:07
@sunsigns
到了2l世纪,封装的理念有了较大的变革,人们开始考虑从改进封装材料、内部互连技术、改变热传导方式以及开发新的封装形式等各个层次去改进功率封装的散热能力,以满足大功率器件越来越小、越来越轻的应用需求,特别是MOSFET领域。MOSFET封装技术的发展趋势是性能方面高输出、高密度、高频率、高效率,体积方面是更趋向小形化。

之前的封装标准,如:TOD-PAKSOT,SOP 等多采用焊线式的内部互连。

焊线工艺是利用金丝或铜丝或铝丝,将芯片引出电极与封装外壳引出脚连接起来,实现电气连接的过程。如下图中,SO-8的内部结构。

0
回复
sunsigns
LV.5
10
2014-10-15 13:16
@sunsigns
到了2l世纪,封装的理念有了较大的变革,人们开始考虑从改进封装材料、内部互连技术、改变热传导方式以及开发新的封装形式等各个层次去改进功率封装的散热能力,以满足大功率器件越来越小、越来越轻的应用需求,特别是MOSFET领域。MOSFET封装技术的发展趋势是性能方面高输出、高密度、高频率、高效率,体积方面是更趋向小形化。

在大部分的一般应用中,以上封装形式都基本可以满足需求了。但提高功率密度的步伐是一直都没有停步。

在功率更大(主要是电流更大)、频率更高、尺寸更小、性能更稳定的条件要求下,我们再审视上面几种封装,焊线式封装至少有几方面的限制:

 

1、封装电感

            内部焊线框架内的漏极、源极和栅极连接处会产生寄生电感。而源漏极电感将会以共源电感形式出现在电路中,将会影响MOSFET的开关速度。

2、封装电阻

            MOSFET在导通时电阻即Rdson,这个电阻主要包括芯片内电阻和封装电阻。其中焊线等引入的封装电阻会因焊线数量的不同而有很大不同。

3、PN结到PCB的热阻

源极的热传导路径:芯片》焊线》外部引脚》PCB板,较长的热传导路径必然引起高热阻,且焊线较细较长,封装热阻会更高。

4、PN结到外壳的热阻

例如,标准的SO-8器件是塑封材料完全包封,由于塑料是热的不良导体,芯片到封装外壳的热传导很差。

 

下面我们用例子说明一下改善这几方面的必要性。

 

0
回复
sunsigns
LV.5
11
2014-10-16 12:05
@sunsigns
在大部分的一般应用中,以上封装形式都基本可以满足需求了。但提高功率密度的步伐是一直都没有停步。在功率更大(主要是电流更大)、频率更高、尺寸更小、性能更稳定的条件要求下,我们再审视上面几种封装,焊线式封装至少有几方面的限制: 1、封装电感           内部焊线框架内的漏极、源极和栅极连接处会产生寄生电感。而源漏极电感将会以共源电感形式出现在电路中,将会影响MOSFET的开关速度。2、封装电阻           MOSFET在导通时电阻即Rdson,这个电阻主要包括芯片内电阻和封装电阻。其中焊线等引入的封装电阻会因焊线数量的不同而有很大不同。3、PN结到PCB的热阻源极的热传导路径:芯片》焊线》外部引脚》PCB板,较长的热传导路径必然引起高热阻,且焊线较细较长,封装热阻会更高。4、PN结到外壳的热阻例如,标准的SO-8器件是塑封材料完全包封,由于塑料是热的不良导体,芯片到封装外壳的热传导很差。 下面我们用例子说明一下改善这几方面的必要性。 

用《MOS的选择》中为微处理器供电为例子,这是一个较为典型的BUCK同步整流的例子。

简单分析可知。现时CPU的工作频率已经由MHz级转向GHz 级,工作电压为1.3V 左右。要求到供电电源上到MHz级电磁干扰在可控范围,输出电流0A~50A(考虑到笔记本电脑或平板电脑从“睡眠”到“大运算工作”,正常工作电流10A~20A)。其典型输入电压为7.5V 21V,电路中控制和续流用的功率器件普遍采用30V MOSFET。如下示意图:

此类电源系统的总体能效一般会要求在95%以上。

0
回复
sunsigns
LV.5
12
2014-10-16 12:07
@sunsigns
用《MOS的选择》中为微处理器供电为例子,这是一个较为典型的BUCK同步整流的例子。简单分析可知。现时CPU的工作频率已经由MHz级转向GHz级,工作电压为1.3V左右。要求到供电电源上到MHz级电磁干扰在可控范围,输出电流0A~50A(考虑到笔记本电脑或平板电脑从“睡眠”到“大运算工作”,正常工作电流10A~20A)。其典型输入电压为7.5V到21V,电路中控制和续流用的功率器件普遍采用30V的MOSFET。如下示意图:[图片]此类电源系统的总体能效一般会要求在95%以上。

要提高总体能效,我们要先对损耗产生机理进行分析。在此BUCK 同步整流电路中存在着多种功率损耗,这里主要考虑的损耗为开关管(Q1和续流管(SR 同步整流管、Q2)的损耗。

SR-BUCK 电路的工作原理可知:

     >Q1开通时,Q1存在着导通损耗、驱动损耗;

     >Q1关断时,有输出电容带来的损耗;

     >Q2在工作区间除了导通损耗、驱动损耗、开关损耗、还有体内二极管损耗问题。

 

IR的实验图方便分析:

其中:Td     续流电流流向体二极管时间段

         Tramp  Vds因漏极电感产生正向压降

         Tq     积聚CossQrr电荷时间段

0
回复
sunsigns
LV.5
13
2014-10-16 12:09
@sunsigns
要提高总体能效,我们要先对损耗产生机理进行分析。在此BUCK同步整流电路中存在着多种功率损耗,这里主要考虑的损耗为开关管(Q1)和续流管(SR同步整流管、Q2)的损耗。从SR-BUCK电路的工作原理可知:    >Q1开通时,Q1存在着导通损耗、驱动损耗;    >Q1关断时,有输出电容带来的损耗;    >而Q2在工作区间除了导通损耗、驱动损耗、开关损耗、还有体内二极管损耗问题。 借IR的实验图方便分析:[图片]其中:Td    续流电流流向体二极管时间段      Tramp Vds因漏极电感产生正向压降      Tq    积聚Coss与Qrr电荷时间段

我们把这些损耗分为三部分,它们和电路、器件的相关性如下:

 

1、导通损耗 (conduction losses)

>MOSFET Rdson 相关

这容易理解,且随着输出电流的提高,Rdson损耗也会相应地增加;

>与体二极管的正向电压Vsd相关

        死区时间时,续流电流不得不从MOSFET沟道转而流向体二极管,并由此产生额外的体二极管损耗。体二极管的导通时间很短,仅为50 ns100 ns左右,因而,这损耗经常忽略不计。但是,当输出电压和体二极管Vsd相近时,这损耗就不能忽略了。

 

2、栅极驱动损耗 (gate drive losses)

>取决于MOSFETQg

这也容易理解,MOSFET开启时,必须对栅极进行充电,栅极积聚总电荷量为QgMOSFET饱和导通。MOSFET关断时,则必须将栅极中的电荷放电至源极,这就意味着Qg将消散在栅极电阻和栅极驱动器中。

>QgRdson 非线形反比

即并联多个MOSFET降低Rdson 而降低导通损耗时,因Qg增大令驱动损耗会相应增大。

 

3、Coss损耗 (output capacitance losses)

>MOSFET的输出电容Coss相关

Q2关断时,必须将输出电容充电至线电压,因此,在关断过程中产生的感应电量直接取决于MOSFETCoss,且这些电量通过寄生电感、寄生电阻释放时将触发LC振荡,并会由此对Q2Vds产生电压尖峰。

>MOSFET的反向恢复电荷Qrr有关

    MOSFET关断时,必须将Qrr移走,这部分电量会加入到上面的LC振荡里。对一些专门为同步整流这方面设计的MOSFET器件来说,Qrr可以忽略不计,因为其对总功耗的影响微乎其微。

 

0
回复
sunsigns
LV.5
14
2014-10-17 16:24
@sunsigns
我们把这些损耗分为三部分,它们和电路、器件的相关性如下: 1、导通损耗(conductionlosses)>与MOSFET的Rdson相关这容易理解,且随着输出电流的提高,Rdson损耗也会相应地增加;>与体二极管的正向电压Vsd相关     死区时间时,续流电流不得不从MOSFET沟道转而流向体二极管,并由此产生额外的体二极管损耗。体二极管的导通时间很短,仅为50ns至100ns左右,因而,这损耗经常忽略不计。但是,当输出电压和体二极管Vsd相近时,这损耗就不能忽略了。 2、栅极驱动损耗(gatedrivelosses)>取决于MOSFET的Qg这也容易理解,MOSFET开启时,必须对栅极进行充电,栅极积聚总电荷量为Qg后MOSFET饱和导通。MOSFET关断时,则必须将栅极中的电荷放电至源极,这就意味着Qg将消散在栅极电阻和栅极驱动器中。>Qg与Rdson非线形反比即并联多个MOSFET降低Rdson而降低导通损耗时,因Qg增大令驱动损耗会相应增大。 3、Coss损耗(outputcapacitancelosses)>与MOSFET的输出电容Coss相关Q2关断时,必须将输出电容充电至线电压,因此,在关断过程中产生的感应电量直接取决于MOSFET的Coss,且这些电量通过寄生电感、寄生电阻释放时将触发LC振荡,并会由此对Q2的Vds产生电压尖峰。>与MOSFET的反向恢复电荷Qrr有关   MOSFET关断时,必须将Qrr移走,这部分电量会加入到上面的LC振荡里。对一些专门为同步整流这方面设计的MOSFET器件来说,Qrr可以忽略不计,因为其对总功耗的影响微乎其微。 

按上面的分类,容易看出,当输出电流小时,导通损耗相对小;输出电流大,导通损耗也相对大。而开关损耗(驱动损耗+输出电容损耗)变化不大。(想一下,笔记本电脑从“睡眠”到“正常工作”,工作电流范围:0A~20A。)

而三种损耗相对变化的幅度比例,我们再借IR的实测图例来说明。

可看出,在轻负载条件下,导通损耗占总功耗的比例极低。在这种情况下,在整个负载范围内基本保持不变的开关损耗是主要损耗。但是,当输出电流较高时,导通损耗则成为最主要的损耗,其占总功耗的比例也最高。

 

 

0
回复
sunsigns
LV.5
15
2014-10-17 16:25
@sunsigns
按上面的分类,容易看出,当输出电流小时,导通损耗相对小;输出电流大,导通损耗也相对大。而开关损耗(驱动损耗+输出电容损耗)变化不大。(想一下,笔记本电脑从“睡眠”到“正常工作”,工作电流范围:0A~20A。)而三种损耗相对变化的幅度比例,我们再借IR的实测图例来说明。[图片]可看出,在轻负载条件下,导通损耗占总功耗的比例极低。在这种情况下,在整个负载范围内基本保持不变的开关损耗是主要损耗。但是,当输出电流较高时,导通损耗则成为最主要的损耗,其占总功耗的比例也最高。  

因此,要优化SR MOSFET的效率,必须找到开关损耗与导通损耗之间的最佳平衡点。(再借IR的图作说明)

如图所示。当Rdson超出最优值时,总功耗将随Rdson的提高而线性增加。但当Rdson降至低于最优值时,总功耗也会因输出电容的快速增加而急剧上升。如图在1毫欧以下时,Rdson仅下降0.5毫欧姆,便会令总功耗提高一倍,从而严重降低电源转换器的效率。

 

0
回复
sunsigns
LV.5
16
2014-10-17 16:28
@sunsigns
因此,要优化SRMOSFET的效率,必须找到开关损耗与导通损耗之间的最佳平衡点。(再借IR的图作说明)[图片]如图所示。当Rdson超出最优值时,总功耗将随Rdson的提高而线性增加。但当Rdson降至低于最优值时,总功耗也会因输出电容的快速增加而急剧上升。如图在1毫欧以下时,Rdson仅下降0.5毫欧姆,便会令总功耗提高一倍,从而严重降低电源转换器的效率。 

说到这里,我们回过头,看看上面说到的焊线式封装在封装电阻和封装电感两方面的局限。

 

1、封装电阻的局限

以现在使用到的30V同步整流SR MOSFET,可达1~2毫欧姆的的导通电阻,而TO220封装电阻在1毫欧姆左右,这样封装电阻占总Rdson的比例高达50%以上。

在耐压高一些的MOSFET中(耐压高,Rdson相对高),这个比例会相对低一些。但和无引脚的SMD封装MOSFET比较,还是有一定差距的。看下面比较图:

而且,从上一贴《MOS的选择》说到,对同一工艺的MOS芯片,Rdson*Qg是相对固定值。选择封装电阻更低的封装形式,在低Rdson下,追求更低的Qg,更低的Coss,提供更多的选择。

 

2、封装电感的局限

上面提到,SR MOSFET关断时,CossQrr的电荷通过寄生电感、寄生电阻释放时将触发LC振荡,这样会造成一个过冲高压。因此需要尽量减少寄生电感。

TO220封装的寄生电感为10nH左右,甚至更高。无引脚SMD封装,得益于其无引脚设计以及所采用的铜带或夹焊技术,寄生电感可大大降低至0.2nH左右。12V同步整流级为例,只要用低电感封装来取代TO220封装,就能将过冲电压降低10V,参见下图。

当电压应力较小时,可以使用电压值更低的MOSFET,以进一步优化系统的总体性能。

0
回复
sunsigns
LV.5
17
2014-10-20 12:00
@sunsigns
说到这里,我们回过头,看看上面说到的焊线式封装在封装电阻和封装电感两方面的局限。 1、封装电阻的局限以现在使用到的30V同步整流SRMOSFET,可达1~2毫欧姆的的导通电阻,而TO220的封装电阻在1毫欧姆左右,这样封装电阻占总Rdson的比例高达50%以上。在耐压高一些的MOSFET中(耐压高,Rdson相对高),这个比例会相对低一些。但和无引脚的SMD封装MOSFET比较,还是有一定差距的。看下面比较图:[图片]而且,从上一贴《MOS的选择》说到,对同一工艺的MOS芯片,Rdson*Qg是相对固定值。选择封装电阻更低的封装形式,在低Rdson下,追求更低的Qg,更低的Coss,提供更多的选择。 2、封装电感的局限上面提到,SRMOSFET关断时,Coss和Qrr的电荷通过寄生电感、寄生电阻释放时将触发LC振荡,这样会造成一个过冲高压。因此需要尽量减少寄生电感。如TO220封装的寄生电感为10nH左右,甚至更高。无引脚SMD封装,得益于其无引脚设计以及所采用的铜带或夹焊技术,寄生电感可大大降低至0.2nH左右。以12V同步整流级为例,只要用低电感封装来取代TO220封装,就能将过冲电压降低10V,参见下图。[图片]当电压应力较小时,可以使用电压值更低的MOSFET,以进一步优化系统的总体性能。

上面说到的“无引脚SMD封装”,现在市场上常见到的,如:DFN封装(各厂家有不同命名)。

DFN封装,是在SO-8的基础上,对焊线互连形式进行改进,用金属带、或金属夹板代替焊线,降低封装电阻、封装电感,并且改善了热阻。

0
回复
sunsigns
LV.5
18
2014-10-20 12:01
@sunsigns
上面说到的“无引脚SMD封装”,现在市场上常见到的,如:DFN封装(各厂家有不同命名)。[图片]DFN封装,是在SO-8的基础上,对焊线互连形式进行改进,用金属带、或金属夹板代替焊线,降低封装电阻、封装电感,并且改善了热阻。[图片][图片]

因专利等方面原因,各厂家有不同的说法。

0
回复
sunsigns
LV.5
19
2014-10-20 12:02
@sunsigns
因专利等方面原因,各厂家有不同的说法。[图片]

        从电脑板卡对CPUGPU供电模块所用MOSFET的发展,也可以看到这个进程。

早期,用D-PAK封装的显卡:

后来,用SO-8形制的显卡:

再后来,用无引脚贴封的显卡:

0
回复
sunsigns
LV.5
20
2014-10-20 12:05
@sunsigns
       从电脑板卡对CPU、GPU供电模块所用MOSFET的发展,也可以看到这个进程。早期,用D-PAK封装的显卡:[图片]后来,用SO-8形制的显卡:[图片]再后来,用无引脚贴封的显卡:[图片]

DFN封装的MOSFET,在低压同步整流应用上的优势是显而易见的,各大半导体厂家都专门针对此封装形式推出了不少器件产品。

我们也通过积极与封装厂家合作开发,通过研发新材料、新制程,不断推出更多细分系列产品。

    例如:适合小电流应用的SD452SD472

SD472.pdf

SD452.pdf

    再例如:适合大电流应用的SD4836SD4833

4836_PDFN.pdf

4833 datasheet.pdf

0
回复
sunsigns
LV.5
21
2014-10-28 15:15
@sunsigns
在大部分的一般应用中,以上封装形式都基本可以满足需求了。但提高功率密度的步伐是一直都没有停步。在功率更大(主要是电流更大)、频率更高、尺寸更小、性能更稳定的条件要求下,我们再审视上面几种封装,焊线式封装至少有几方面的限制: 1、封装电感           内部焊线框架内的漏极、源极和栅极连接处会产生寄生电感。而源漏极电感将会以共源电感形式出现在电路中,将会影响MOSFET的开关速度。2、封装电阻           MOSFET在导通时电阻即Rdson,这个电阻主要包括芯片内电阻和封装电阻。其中焊线等引入的封装电阻会因焊线数量的不同而有很大不同。3、PN结到PCB的热阻源极的热传导路径:芯片》焊线》外部引脚》PCB板,较长的热传导路径必然引起高热阻,且焊线较细较长,封装热阻会更高。4、PN结到外壳的热阻例如,标准的SO-8器件是塑封材料完全包封,由于塑料是热的不良导体,芯片到封装外壳的热传导很差。 下面我们用例子说明一下改善这几方面的必要性。 

再用个航模用电子调速器的应用例子,讨论一下MOSFET封装中降低热阻的必要性。

近年来,无刷直流电机以其体积小、重量轻(意味着制造成本降低)、效率高(意味着使用成本降低)、和易控制(调速、变向)等优点,逐渐在汽车模型、船模、飞机模型中替代液体燃料的内燃机。其中,对直流电机的动力控制部分称作“电子调速器”(简称电调)。一般形式见下面图片。

0
回复
sunsigns
LV.5
22
2014-10-28 15:16
@sunsigns
再用个航模用电子调速器的应用例子,讨论一下MOSFET封装中降低热阻的必要性。近年来,无刷直流电机以其体积小、重量轻(意味着制造成本降低)、效率高(意味着使用成本降低)、和易控制(调速、变向)等优点,逐渐在汽车模型、船模、飞机模型中替代液体燃料的内燃机。其中,对直流电机的动力控制部分称作“电子调速器”(简称电调)。一般形式见下面图片。[图片][图片]

其主要就是一个三相电机的控制驱动电路,例如下面的原理图:

0
回复
sunsigns
LV.5
23
2014-10-28 15:18
@sunsigns
其主要就是一个三相电机的控制驱动电路,例如下面的原理图:[图片][图片]

对这种类型的直流电机驱动,在上一贴《MOS的选择》里已经做过很多的叙述,在这就不展开,主要说一说散热的问题。

我们知道,电调一般用12V~36V的锂聚合物电池供电。现在,小功率级别的航模,通过电调对直流电机供电的电流在5A~10A;中功率的,一般在20A~30A;大功率的可上百安培。MOSFET作为主功率器件,即使使用较低内阻的器件,产生的热量也是不少的。

同时,航模对每样构件都有重量方面的要求,例如,飞机模型中30A~50A的电调重量要求在50g左右。这样,不能用大型的散热片。而且,模型里面空间一般都较为狭小,非常不利于通风。

因此,这种应用对MOSFET热阻的改善有很多迫切的要求。

0
回复
sunsigns
LV.5
24
2014-10-29 12:08
@sunsigns
对这种类型的直流电机驱动,在上一贴《MOS的选择》里已经做过很多的叙述,在这就不展开,主要说一说散热的问题。我们知道,电调一般用12V~36V的锂聚合物电池供电。现在,小功率级别的航模,通过电调对直流电机供电的电流在5A~10A;中功率的,一般在20A~30A;大功率的可上百安培。MOSFET作为主功率器件,即使使用较低内阻的器件,产生的热量也是不少的。同时,航模对每样构件都有重量方面的要求,例如,飞机模型中30A~50A的电调重量要求在50g左右。这样,不能用大型的散热片。而且,模型里面空间一般都较为狭小,非常不利于通风。因此,这种应用对MOSFET热阻的改善有很多迫切的要求。

DFN是对SO-8的改进,一方面,通过除去引线框下方的塑封混合物,让引线框金属焊盘结构直接漏出来(或者加一层金属板)PCB接触,来增加器件与PCB的热传导效率;另一方面,用金属带、或金属夹板代替焊线。两方面都对热阻的降低很有帮助。参见实验数据:

可见改善还是不少的。因为尺寸相近,所以Rthja还在同一量级(标准SO-8约为90/WDFN约为50/W)。但较为关键的Rthjc(结到外壳的热阻,标准SO-8约为12/W)降到2.5/W左右,有一些厂家更是通过加厚铜压板,降到0.8/W

0
回复
sunsigns
LV.5
25
2014-10-29 12:09
@sunsigns
DFN是对SO-8的改进,一方面,通过除去引线框下方的塑封混合物,让引线框金属焊盘结构直接漏出来(或者加一层金属板)与PCB接触,来增加器件与PCB的热传导效率;另一方面,用金属带、或金属夹板代替焊线。两方面都对热阻的降低很有帮助。参见实验数据:[图片][图片]可见改善还是不少的。因为尺寸相近,所以Rthja还在同一量级(标准SO-8约为90℃/W,DFN约为50℃/W)。但较为关键的Rthjc(结到外壳的热阻,标准SO-8约为12℃/W)降到2.5℃/W左右,有一些厂家更是通过加厚铜压板,降到0.8℃/W。

可以见得到的是,这两年,几大电调厂商纷纷转用DFN封装器件。

0
回复
sunsigns
LV.5
26
2014-11-10 15:22
@sunsigns
之前的封装标准,如:TO,D-PAK,SOT,SOP等多采用焊线式的内部互连。焊线工艺是利用金丝或铜丝或铝丝,将芯片引出电极与封装外壳引出脚连接起来,实现电气连接的过程。如下图中,SO-8的内部结构。[图片]

上面所说的DFN相对SO8,主要是封包形式和内部互连形式的改进,带来的效果也是显而易见的。但对封装的电性能和热性能的要求是永不会停步的。

再从封装的角度深究下去,可以再改善的无非就几个方向:塑封材料、芯片粘合剂、框架结构形式等。塑封材料和芯片粘合剂更多属于化工范畴,在这就不展开。框架结构形式上,还是有很多改善的空间的,这方面国外的厂家还是跑在前面的,如IR、瑞萨等在近年都推出不少新形的结构:

慨叹国外厂商的领先是没有意义的,我们需要的是沉下新踏踏实实地做工作。我们也在积极和国内封装厂通力合作,不断推出新产品。相信在国内电子制造业蓬勃向上的支持下,能够追上国外厂商的步伐,进而寻求超越。

 


0
回复
飞雨123
LV.1
27
2018-01-08 17:33
@sunsigns
可以见得到的是,这两年,几大电调厂商纷纷转用DFN封装器件。[图片][图片]

说得很详细,谢谢。

0
回复