MOS的升阶

首先，先讲一讲MOS的发展历程吧。

自从二十世纪五十年代末，第一只晶闸管问世以来，电力电子技术开始登上现代电气传动技术舞台，以此为基础开发的可控硅整流器装置，是电气传动领域的一次革命，使得电能的变换和控制从旋转变流机组和静止离子变流器进入由电力电子器件构成的变流器时代，这标志着电力电子的诞生。

进入二十世纪七十年代晶闸管开始形成由低电压小电流到高电压大电流的系列产品，普通晶闸管等的半控型器件，被称为第一代电力电子器件。随着电力电子技术理论研究和制造工艺水平的不断提高，电力电子器件在容量和结构等方面有了很大发展，先后研制出GTR、GTO、功率MOSFET等自关断全控型第二代电力电子器件。而以绝缘栅双极晶体管IGBT为代表的第三代电力电子器件，开始向大容量、高频率、响应速度快、低功耗等方向发展。

进入二十一世纪，随着电力半导体器件与集成电路愈来愈密切的结合，出现了SMART功率器件，智能功率模块IPM等将一个或者多个功率器件与其驱动、保护等电路集成在一个硅片上或者一个模块中，形成功率集成（PIC）的设计思路。随着功率集成电路的发展，在系统级芯片(SoC)和SPIC的基础上又提出了功率系统级芯片 (Power System on Chip，简称PSoC)的概念，使SoC的电流处理能力更高，电路的功耗也明显增大。因此，复合化、标准模块化、智能化、功率集成是电力电子器件未来发展的几个主要方向。

功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件，在微电子工艺基础上实现电力设备高功率大电流的要求。自从垂直导电双扩散VDMOS (Vertical Double-diffused Metal Oxide Semiconductor)结构诞生以来，功率MOSFET得到了迅速发展。由于VDMOS具有高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，因此它广泛地应用于开关电源、汽车电子、马达驱动、工业控制，电机调速、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种领域。

看看

接着，再讲一讲功率MOSFET的发展吧。

功率MOSFET发展也就二十几年时间，但取得了长足的进步，由LDMOS结构起步，经历了VVMOS、VUMOS、VDMOS、EXTFET等结构的演化，目前仍以VDMOS结构为主，占据着高频、中小功率领域的应用市场。

对于低压器件，人们一方面希望缩小芯片面积，节约成本，另一方面想方设法降低导通电阻；对于高压器件，希望外延层在保持高击穿电压的前提下，降低导通电阻。因此降低导通电阻是提高VDMOS性能的主要标志。

由于VDMOS的高输入阻抗、低导通电阻、高开关速度等一系列优势，因此在小功率开关半导体市场上占有统治地位。尽管如此，由于便携式设备及无线通信对功耗要求越来越低，因此减小导通电阻、降低功耗是功率MOSFET研发的首要任务。目前，通过采用先进的沟槽工艺和封装技术，在降低导通电阻和缩小芯片面积方面取得了巨大的进步，特别是50V以下的功率MOSFET。

对于低压器件，沟道电阻占了其中绝大部分。降低沟道电阻只能加大栅压，然而这样必然会加大开关功耗，因此研究人员把目光放在提高元胞密度上。对于普通平面VDMOS结构而言，现代技术进步已经达到了缩小VDMOS元胞尺寸而无法降低导通电阻的程度，主要原因是由于JFET颈区电阻的限制，即使采用更小的光刻尺寸，特征导通电阻也难以降低。沟槽结构可以有效解决这个问题。通过采用在存储器存储电容制备工艺中发明的沟槽刻蚀技术，导电沟道从横向变为纵向，相比普通结构消除了JFET颈区电阻，大大增大了元胞密度，提高了功率半导体器件的电流处理能力。

正基于此，在上世纪九十年代，随着对低压功率MOSFET导通电阻要求的提高和刻蚀技术的进步，沟槽MOSFET逐渐走向市场。1991年，一种阻断电压为55V的沟槽DMOS研制成功，比此前报道的普通DMOS导通电阻降低了2.6倍。研究人员进一步发现当沟槽延伸到N+漏区，由于槽侧壁形成的积累层，在N+漏区提高了沟道处的载流子扩散能力，其特征电阻能够进一步减小。

同时，简化工艺与进一步增加元胞密度也是沟槽技术的重要发展方向。2004年报道了一种仅用三层掩膜版(槽、多晶、金属)，采用spacer隔离层作为反应离子刻蚀的掩蔽膜，以实现窄槽高纵横比刻蚀，缩小了沟槽的宽度。用这种方法制成的DMOS在击穿电压43V的条件下，元胞密度达到每平方英寸1.3亿个，特征电阻达到0.28mΩ·cm2。台交大最近提出了一种全自对准工艺，通过沟槽回刻及斜角离子注入的方法，在0.6μm工艺上能实现每平方英寸2.86亿个元胞，在35V阻断电压条件下特征电阻仅为0.21mΩcm2。

近年来微电子技术从亚微米向深亚微米转移也给功率器件发展带来了契机，飞利浦公司与比利时IMEC研究中心合作研制出槽宽仅为0.18μm，阻断电压20V，导通电阻为0.04～0.21mΩ·cm2的沟槽MOSFET。

然而沟槽技术的引入，带来了较大的栅漏米勒电容问题，因此如何降低栅极电荷即沟槽底部电荷，从而简化驱动电路设计受到了足够的重视。在沟槽底部生长厚氧化层是一个理想的解决方案，最近提出了一种底部呈W形状的门极，可以进一步减小栅极电荷。同时由于沟槽槽底拐角处电场过于集中，易于击穿，因此这一技术主要应用于低压领域。

总之，沟槽MOSFET由于其较低的导通电阻，是一种应用前景很好的功率器件，在DC-DC转换、电池管理、电机驱动等应用方面有着显著的优势。

功率MOSFET结构有很多类型，主要有LDMOS、VVMOS、VUMOS、EXTFET (深槽VUMOS)、VDMOS、SJ MOSFET几种类型。下面来看看几种经典的功率MOSFET的元胞结构图。

最初的功率MOSFET为横向的LDMOS结构，如图(a)所示。漏源端均在同一表面，电流水平流过。LDMOS的横向导电使得其占用芯片面积很大，芯片有效利用率很低，因此，随后出现了使用V型沟槽腐蚀技术的VVMOS。

图(b)是VVMOS的结构图。它的漏极在器件的底部，源和栅电极位于表面。由于存在轻掺杂漂移区且电流是纵向流动，耐压可以提高且不消耗表面面积，使得管芯占用面积减小，硅片表面的利用率提高，元胞数目增加。但是VVMOS仍然有一些缺点：靠腐蚀形成的V型槽很难精确控制；V型沟槽底部为尖峰，电场较集中，难以提高击穿电压。

为了解决电场集中的问题，将V型槽改成U型槽，便形成了VUMOS，如图(c)所示。U型沟槽是通过控制腐蚀时间来形成，即在沟槽前沿未到达槽底部时就停止腐蚀，因而槽底是平的。但这样的腐蚀很难控制。

图(d)是随后出现的EXEFET结构(扩展的深槽VUMOS)，采用RIE挖深槽，再用多晶硅填充栅极来形成。当栅压大于阈值电压时会在N-区形成电子积累，从而减小导通电阻；同时沟道垂直，使得元胞可以做的更小。由于需要挖很深的沟槽，使得击穿电压大大降低，且工艺成本很高，因此一般只适合低压应用。

图(e)是VDMOS的结构图。与VVMOS不同的是，它是采用两次扩散形成的p基区和n+区，利用两者结深之差在硅片表面处形成沟道。因此，不需要光刻来控制，对光刻精度要求低，工艺成本也很低，是目前功率MOSFET的主流结构。

为了进一步降低导通电阻，人们在n-区引入了超结结构，形成了SJ MOSFET结构，如图(f)所示。与VDMOS相比，相同耐压SJ MOSFET的n-区掺杂浓度可以提升一个数量级，因而，其导通电阻大大减小。

接着，说一说我所看到的超结(Superjunction )MOSFET的情况。

根据Si击穿电压与掺杂浓度呈2.5次方的关系，在高压领域，VDMOS导通电阻会随着电压升高而急剧增大，导通电阻主要取决与漂移区电阻，约占全部电阻的70%以上，因此高击穿电压与低导通电阻具有难以调和的矛盾。然而可喜的是，由于制造工艺技术的进步，新型超结结构的引入打破了过去的理论极限。

1988年飞利浦美国公司的D.J.Coe申请美国专利，第一次提出在横向高压MOSFET(LDMOSFET)结构中采用交替的p柱区和n柱区结构代替传统功率器件中低掺杂漂移区作电压支持层的方法。1993年电子科技大学的陈星弼教授指出，在纵向功率器件中采用多个p柱区和n柱区结构作为漂移层的思想，称其为“复合缓冲层”并申请了美国专利。1995年西门子公司的J.Tihanyi申请美国专利，提出了类似的思路和应用。1997年Tatsuhiko等人在对上述概念的总结下，提出了“超结理论”(Superjunction Theory)。此后“超结”这一概念被众多器件研究者所引用，并且得到进一步的验证。

SJ MOSFET处于阻断状态下，由于p-柱区和n-柱区的电荷补偿，使得在较小的漏极电压下，整个耐压层便完全耗尽，类似于一个本征耐压层，提高了器件的击穿电压。SJ MOSFET处于导通状态时，源区的电子通过沟道进入n柱区，然后垂直流入n+ 衬底，从而形成由漏到源的电流。

与常规功率MOSFET相比，采用超结作为MOSFET的耐压层后，在保证电荷平衡的前提下，n柱区的浓度可以提高约一个数量级，可以大大降低导通电阻。

超结理论提出后，立即成为研究的热点，特别是由于p柱与n柱的电荷补偿程度决定了耐压的高低，因此超结的技术难点在于p柱的实现与精确控制，以及解决超结技术高成本和工艺复杂性。英飞凌在推出的新一代的功率MOSFET(CoolMOS)中，把离子注入与外延生长的次数从六次降到了三次，更在2004年国际功率器件会议上提出了通过特制的掩膜版分五次不同能量等级的离子注入形成32mm深结的新方法，省去了多次淀积外延层的复杂步骤。新加坡国立大学研制了一种新型的PFVDMOS，通过开槽淀积的方法实现p柱的制造，并在p柱和n柱之间生长一层薄氧化层，解决了两者杂质的相互扩散问题。他们研制的另一种OBVDMOS，把p柱作为了一个可调制电极，进一步降低了导通电阻。利用超结技术制造的VDMOS能达到几千瓦的输出功率，同时在低压领域有高效的利用，如充电器、线路适配器、辅助电源等。

和VDMOS相比，SJ MOSFET有着更为优越的特性，但是其超结工艺成本高昂，而且柱区很难达到理想的电荷平衡。因此，如何降低工艺成本，保持实现柱区完全的电荷平衡是SJ MOSFET要解决的问题。

SJ MOSFET要真正实现大面积使用，在技术角度看还有一定的路要走，在市场角度看还需要解决好应用定位的问题。

粗略讲一讲功率VDMOS现在的市场状况。

功率MOSFET的应用范围涉及通信、汽车、计算机及便携式电器、工业、航天、家电、办公用品等等，其应用前景非常广阔。目前，人们大力提昌节能降耗、绿色环保，功率MOSFET对节约能源、提高中小功率装置的效率和性能具有重要的意义。

在照明驱动方面，是巨大的发展中的市场。近年各国政府陆续发布禁用白炽灯等政策，致力以电子镇流器的荧光灯、节能灯和以LED为主导的半导体照明取代白炽灯。根据报道，目前在全球的照明应用中，荧光灯、节能灯的替代率已达到60%；2012年，LED照明的渗透率还不足3%，而2013年，渗透率提升至6%，产业已经经过导入期进入增长期。在这每年上万亿产值的应用中，电子镇流器的主体为一对用做振荡的功率管，目前国内生产的还大多使用双极型的晶体管；LED电源是大部分采用功率MOS器件。

在电机控制方面，随着欧美等国颁布了很多关于民用电器在节能、环保方面的新标准，很多家电的制造厂商逐渐将原用低效笨重的交流电机改为高效、轻便的直流电机方案。其中，功率VDMOS也是主要的关键器件。

从很多行业的应用看来，作为半导体电路的功率器件，VDMOS具有巨大的市场潜力。

据报道，目前全球市场的半导体芯片中VDMOS占有率超过30%，市场需求量达1000亿只以上，其世界市场约为四五十亿美元。在国际上功率半导体器件市场销售领先的主要厂家是：ST、Fairchild、IR、ON Semi、RENESAS、Infineon、Vishay、Philips等等，其次是一些韩国、台湾的半导体厂商，国内由于起步较迟，虽然近几年力争快上，也只是争取到10%左右的市场份额，使得国内90%以上的VDMOS都要依赖进口。可见，开发国产化功率MOSFET器件对发展我国的民族工业有很重要的意义。

好了，下面我们来看看VDMOS的结构特点和工作机理。

VDMOS是功率MOSFET广泛采用的一种结构，如结构图所示。其源极与漏极分别做在芯片的两面，形成垂直导电通道，多个元胞并联实现大功率。由于VDMOS结构的沟道在表面，由两次扩散的结深决定，可以做的很短，这对光刻的精度要求很低，所以该结构有很强的实用性。

但是，该结构也存在缺点。首先，由于沟道平行与表面，使得元胞尺寸较大，硅片面积的利用率降低；其次，在电流通路中存在一个JFET区，增大了器件的导通电阻Ron，限制了器件的电流容量；再次，较大的n-漂移区厚度会增大器件的击穿电压，但是同时也会增大器件的导通电阻Ron。因此，击穿电压和导通电阻成为一对不可调和的矛盾，这是VDMOS结构最致命的缺点。

另外，还值得注意的是，VDMOS结构的源区、基区和外延层组成了一个寄生npn晶体管。而寄生npn管一旦触发，将使器件失效，因此，要求p基区与源极短接，并在n＋源区正下方的p基区处进行硼离子注入，以减小基区电阻，削弱寄生npn晶体管的触发能力。另外，p基区与n-外延层构成一个反并联的寄生体二极管，它代表了VDMOS的耐压能力。

VDMOS结构的制作工艺是在n+衬底向上外延生长一层n-高电阻率外延层，外延层的厚度及掺杂浓度直接决定了VDMOS的击穿电压，然后长栅氧，淀积多晶硅，刻蚀多晶硅和栅氧，在外延层上采用平面自对准双扩散工艺，以此在水平方向形成与MOS结构相同的多子导电沟道，沟道长度一般只有1-2μm，最后制备电极。早期n+源区与p基区是由扩散形成，近年来为了精确控制结深，出现了更为先进的离子双注入工艺。

功率MOSFET的工作机理和经典MOSFET的工作机理基本相同。也是利用半导体表面电场效应来工作的。由于电子的迁移率大于空穴的迁移率，n沟MOSFET可以提供更高的电导和更快的工作速度，因此常见的功率MOSFET均为n沟常闭型。下面以N沟常闭型VDMOS为例分析功率MOSFET的工作机理。

如上面VDMOS阻断状态的示意，当栅源电压Vgs<0时，栅极下面的p型区表面呈现空穴堆积状态；当栅源电压Vgs>0且时，栅极下面p型区呈现耗尽状态。在这两种状态下，栅下均没有可以通过电子电流的沟道，VDMOS处于正向阻断状态，J1结承担正向阻断电压，此时VDMOS中有很小的反偏pn结的漏电流流过。

同样如上面导通状态示意，随着栅源电压Vgs的增大，半导体表面开始进行电子的积累。当Vgs＞Vth时出现强反型层，形成N型导电沟道。此时，如果漏源电压Vds＞0,就会有电子由源极流向漏极，形成由源端到漏端的电流。于是VDMOS处于正向导通状态。当表面处于强反型时，沟道的电子浓度和表面势之间成指数关系，而表面势大小与栅源电压Vgs的值有关。因此，沟道的电子浓度受到栅源电压Vgs的控制。

根据VDMOS的结构，我们用理想元件的方式来模拟一个等效电路，方便分析它的工作状态。

VDMOS采用纵向结构增大了功率处理能力，也不可避免地引入了一个寄生二极管和一个寄生结型场效应管（JFET），如下图。

在VDMOS阻断期间，D、S之间相当于一个反偏的pn结。在VDMOS导通期间，漏源电压为正(Vds>0)，源区与p基区同电位。随着UDS的增大，p基区附近的n-区开始耗尽，并且耗尽层的厚度和Vds的大小有关。中间的n-区为电流的通道，传导电子电流，相当于JFET的导电沟道，而p基区相当于加负电压的栅极区。可见VDMOS的p基区和n-区等效于一个JFET区。我们可以采用简化模型来描述VDMOS，VDMOS主要由一个MOSFET和一个JFET串联组成。

需要指出的是，不同的流派会有不同的MOSFET等效模型，有一些差别还挺大。这不是重要的，重要的是能解释得了现象，为我所用。

应用MOSFET，先要了解器件的特性。其中最先接触到的是MOSFET转移特性。

下图为VDMOS转移特性示意图。

当Vgs时，栅极电压不能在半导体表面形成沟道。

当Vgs>Vth时，栅极电压在半导体表面形成沟道，Ids开始增大，并且随着Vgs的增大，沟道电阻下降，Ids增大。

当Vgs增大到一定程度时，随Vgs的增加，Ids增加趋势变缓。造成这种现象是功率MOSFET中存在的一种特有效应：准饱和效应。

所谓的准饱和效应指VDMOS的输出电流达到一定限度以后，漏源电流Ids随着栅压的升高几乎不变，随着漏压增加略有增加的现象。当栅压超过某一特定值之后，电流几乎不再随栅压增大，跨导（dIds/dVgs）急剧趋向于零。

准饱和现象限制了VDMOS的最大输出电流。通过研究我们知道，准饱和现象是载流子在瓶颈区达到速度饱和所造成的，输出电流的饱和值与p基区之间的距离成正比。

该特性使功率MOSFET在电路中起到“开”、“关”的作用。而该“开关”的过流能力，也即是某状态下功率MOSFET的饱和电流所决定的。

它跟那等效架构相似，但 jFET 在此不是寄生，而是承重者，

利用耗尽型元件的特点，为 mosFET 提供 既无条件又永久性的 零电压开关 环境，且解决了 米勒效应 的困扰及cascode组合 管耗严重的固疾！

我解剖的一款IRLB3034，40V、195A、375W、1.4mR，说是HEXFET，能否评价一下。

上面的帖子提到过，平面工艺已走到了“已不能用芯片面积换内阻”的胡同尽头，

虽然，平面管的雪崩耐受、反恢时间被某些应用（如电动车控制器等）一而再地重新强调，

但是，用纵向（制程的增加）换横向（芯片面积的减少），是MOS的大发展趋势。

我们同样参数的管子不用那么大的芯片。

哈哈，台、韩系是前些年适逢其时，坐踞在全球一体化的亚洲制造中心当头冒起

日系有些低落

欧美系仍然技术领头

国产系跟进的步点已经很近，技术上面的差距已经很少，只是需要市场在时间堆叠的认可

毕竟国内制造业很大部分是中低端的需求，成本仍是生产物料选择上的最大考量因素

话说，大家没感觉这两年国产MOS品牌多了很多吗？

确实，最早苏州硅能第一个冒出来。然后就是锐骏，锐骏火了一阵现在又没声音了，然后是后羿。最近市场上又冒出个耀攀，说是和锐骏后羿一样的渝德晶圆，封装更先进，已经卖的很火了，不知道真假，也不知道大家听说过没。

        呵呵，阁下一下列这么多品牌出来，就不怕电源网的源源、静静等说有广告之嫌？我在帖子写了个Q号希望方便交流，都被警告了几次。

        其实除了上面的几个品牌，据我所了解的，国内半导体业界还同时存在着很多的Fabless Designhouse。这个行业，也天生就不是按资历排座次的。只要某个Designhouse在某个领域有突破，出来的东西在性能或价格或适应性方面有对比优势，就能上位，领几年风骚。

        台系、韩系的发展初期，也大抵如此。

        只是，处在一个蓬勃发展的阶段，会经常带来一些“种瓜得豆”的意外。象我们，本来是主攻低压大电流的方向，没想到因为这几年LED、Adaptor等的兴起，卖得更多的，反而是1N60、2N60等入门级器件。

        兄台也是半导体业内人士？

这跟电容器（及电池）类似，电容以微孔取得成百上千倍于极板的表面面积，而所谓的 “纵向制程” 大概相当于绉摺吧，

晶片再薄，始终是宏观尺寸，而 管子 却是微观尺度的，把晶片造得只有一只管子那么薄并不实际（且在当前也不可能），一个晶片的厚度可以让一百只管子串联吧，如果并联，五至二十只行不行。

独石电容及多层线路板，早有了，

多层集成电路 也出来了，

MOSFET 又如何？

被同质化做烂了的型号，如75N75、80N06等，慢慢成为常规型号，国产器件正努力向高端市场渗透。

我们是晟和微，留个联系方法互相认识一下？

寄生元件 

非设计所愿、无从控制、参数不明、性能不靠谱。