如何降低反激电源MOSFET的VDS（尖峰）？罗列方案

全部回复(7)

只看楼主

正序查看

倒序查看

rockyy

LV.6

2013-11-20 22:12

1.调整RCD吸收回路，加大吸收电容，可以吸收尖峰，但是会影响效率

2.调整变压器的结构，降低变压器的漏感

3.PCB的layout也会影响VDS的电压

4.输出二极管选择反向恢复时间较短的肖特基，这个可能会引起开关管导通时会产生一个尖峰

flute

LV.8

2014-02-13 16:55

@rockyy

1.调整RCD吸收回路，加大吸收电容，可以吸收尖峰，但是会影响效率2.调整变压器的结构，降低变压器的漏感3.PCB的layout也会影响VDS的电压4.输出二极管选择反向恢复时间较短的肖特基，这个可能会引起开关管导通时会产生一个尖峰

FET驱动电阻或者二极管/三极管(驱动线路）（决定on/off)对VDS影响大吗？

up!

湖之一二

LV.8

2014-02-22 00:17

@rockyy

在DS间并电容

rockyy

LV.6

2014-02-24 22:17

@flute

FET驱动电阻或者二极管/三极管(驱动线路）（决定on/off)对VDS影响大吗？ up!

这个驱动电阻决定了驱动的快慢，对EMI和整机效率的影响较大，应该对VDS的波形没什么关系吧

flute

LV.8

2014-02-27 08:48

@rockyy

这个驱动电阻决定了驱动的快慢，对EMI和整机效率的影响较大，应该对VDS的波形没什么关系吧

当然有关系

flute

LV.8

2014-02-27 08:50

@湖之一二

在DS间并电容

FET本身的Cgs,Cgd影响FET的VDS么，有多大影响呢

风定人非在

LV.6

2014-02-27 21:14

@rockyy

工程师都在看

找欧美标交流桩方案，付费

dy-i3P7L9R8

最近正在做一个逆变器，老板让我用DSP做，各位大佬有没有开源的代码学习一下？

dy-R9XxehHI

文献笔记8---LLC变换器的平面磁设计与整体参数优化