求助→全桥电路设计制作遇到问题

可以看到左右死区时间的ds波形不一致，而且随着负载电流加大，左右这两个电压差别越大。尤其是低压输出（12V),有效占空比较窄时，差别更加明显，在隔直电容上使用万用表测出直流分量，电流越大，电压也越高，下图蓝色是隔直电容的波形：

 

可以看到工频周期性的波形，请问是否正常，由什么原因引起的呢？