全桥逆变波形问题疑问

1.我做了全桥拓扑的电源，使用FPGA控制，现在发现占空比变大时，逆变波形有一个尖峰，如下图所示。哪位大侠能分析一下原因。示波器保存的没找到，就大致画一个示意图了。请大侠帮忙

图：占空比约75%时原边逆变波形示意图

2.还有一个问题，现在需要闭环控制，电压分压后经调理电路输出的信号受干扰太严重了，根本没法送给ADC采样啊。

补充一下实测的逆变波形

图，占空比变大时实测的逆变波形，大家看一下尖峰是怎么回事。

全部回复(8)

只看楼主

正序查看

倒序查看

dsy388

LV.1

2013-05-27 00:21

大侠求助啊！！！！！

yinxiangtuo

LV.5

2013-05-27 09:31

1：感觉这个是FPGA的时序有问题导致的。在高电平之前有个跳变，导致管子提前开启。

2：闭环控制采样的是滤波后的电压啊，你滤波后还有很大干扰？

dsy388

LV.1

2013-05-27 10:16

@yinxiangtuo

1：感觉这个是FPGA的时序有问题导致的。在高电平之前有个跳变，导致管子提前开启。2：闭环控制采样的是滤波后的电压啊，你滤波后还有很大干扰？

1，你好，呵呵。占空比小点的时候没有那个尖峰，说明应该不是FPGA的问题吧，都同一个程序。这样可以测一下驱动信号就可以确定是不是驱动时序的问题了。

2.对视滤波后的电压，不滤波还好，一接上滤波部分，输出的电压畸变严重，调理模块结构滤波+光隔+滤波，使用信号发生器测试该结构工作正常。

怎么办啊？

yinxiangtuo

LV.5

2013-05-27 10:32

@dsy388

1，你好，呵呵。占空比小点的时候没有那个尖峰，说明应该不是FPGA的问题吧，都同一个程序。这样可以测一下驱动信号就可以确定是不是驱动时序的问题了。2.对视滤波后的电压，不滤波还好，一接上滤波部分，输出的电压畸变严重，调理模块结构滤波+光隔+滤波，使用信号发生器测试该结构工作正常。怎么办啊？

1:没写过FPGA，不了解它的实现方法和硬件架构，但是单片机的话我用SPWM波做驱动没有碰到过占空比变大不能工作的问题，所以我认为是你的时序或者逻辑有问题。单片机碰到这种问题的话我觉得可能是数表溢出或者是调用了个同一个单元造成的。FPGA不懂……呵呵。

2：你用的什么滤波电路？我没有理解你这个滤波电路到底指哪一部分……是指全桥逆变输出的LC滤波还是指幅度检测的滤波？

dsy388

LV.1

2013-05-27 10:53

@yinxiangtuo

1:[图片]没写过FPGA，不了解它的实现方法和硬件架构，但是单片机的话我用SPWM波做驱动没有碰到过占空比变大不能工作的问题，所以我认为是你的时序或者逻辑有问题。单片机碰到这种问题的话我觉得可能是数表溢出或者是调用了个同一个单元造成的。FPGA不懂……呵呵。2：你用的什么滤波电路？我没有理解你这个滤波电路到底指哪一部分……是指全桥逆变输出的LC滤波还是指幅度检测的滤波？

2. 先检测输出端的电压啊，用分压电阻+RC滤波+测量放大器+光耦+二阶巴特奥兹滤波，把探头直接夹到分压电阻两端，波形和实际电源输出波形相差不大，示波器测量滤波后的电压干扰太严重了，没法接入闭环回路啊

dsy388

LV.1

2013-06-04 23:30

@dsy388

1.感谢仁兄的热情回答。其实我感觉是电路结构参数哪里出了问题。我做的功率约为4.5KW，为了减小不必要的炸管，昨天用比较便宜的仙童FGA25N120ANTD测试(频率用50KHz)，发现功率大概在2KW时候，G、E两极击穿了，栅极串联电阻也烧了。功率变大出现问题，应该参数问题吧。不知道仁兄做的功率为多大呢？。2.先检测输出端的电压啊，用分压电阻+RC滤波+测量放大器+光耦+二阶巴特奥兹滤波，把探头直接夹到分压电阻两端，波形和实际电源输出波形相差不大，示波器测量滤波后的电压干扰太严重了，没法接入闭环回路啊

没人了解嘛