精讲变压器的“寄生参数”——漏感与分布电容

本文主要为大家讲解一下变压器中的两个寄生参数，漏感与分布电容。从定义到产生的原因，以及危害等多方面进行讲解。大家好好学习吧！下面先来介绍一下漏感的相关知识。

漏感的定义

漏感是电机初次级在耦合的过程中漏掉的那一部份磁通

变压器的漏感应该是线圈所产生的磁力线不能都通过次级线圈,因此产生漏磁的电感称为漏感。

漏感产生的原因

漏感的产生 是由于某些初级（次级）磁通没有通过磁芯耦合到次级（初级），而是通过空气闭合返回到初级（次级）。

导线的电导率大约为空气电导率的109倍，而变压器用的铁氧体磁芯材料的磁导率大约只有空气磁导率的104倍。因此磁通在通过铁氧体磁芯构成的磁路时，就会有一部分漏入空气，在空气中形成闭合磁路，从而产生漏磁。而且随着工作频率的提高，所使用的铁氧体磁芯材料的磁导率会降低。因此在高频下，这种现象更为明显。

漏感的危害 

漏感是开关变压器的一项重要指标，对开关电源性能指标的影响很大，漏感的存在，当开关器件截止瞬间会产生反电动势，容易把开关器件过压击穿；漏感还可以与电路中的分布电容以及变压器线圈的分布电容组成振荡回路，使电路产生振荡并向外辐射电磁能量，造成电磁干扰。

影响漏感的因素 

对于固定的已经制作好的变压器，漏感与以下几个因素有关：

K:绕组系数，正比于漏感，对于简单的一次绕组和二次绕组，取3，如果二次绕组与一次绕组交错绕制，那么，取0.85，这就是为什么推荐三明治绕制方法的原因，漏感下降很多很多，大概到原来的1/3还不到。

Lmt：整根绕线绕在骨架上平均每匝的长度。所以，变压器设计者喜欢选择磁心中柱长的磁心。绕组越宽，漏感就越减小，把绕组的匝数控制在最少的程度，对减小漏感非常有好处。匝数对漏感的影响是二次方的关系。

Nx：绕组的匝数

W：绕组宽度

Tins：绕线绝缘厚度

bW：制作好的变压器所有绕组的厚度.

但是，三明治绕法带来麻烦就是寄生电容增大，效率降低。这些电容是因为统一绕组邻近线圈电位不同引起。开关转换时，这些存储于其中的能量就会用尖峰的形式释放出来的。

减少漏感的主要方法 

1）每一组绕组都要绕紧，并且要分布平均。

2）引出线的地方要中规中矩，尽量成直角，紧贴骨架壁。

3）未能绕满一层的要平均疏绕满一层。

4）绝缘层尽量减少，满足耐压要求即可。

5）如空间有余，可考虑加长型的骨架，尽量减少厚度。

如果是多层线圈，同理可作出更多层线圈的磁场分布图。为了减少漏感，可将初级和次级都分段。例如分成初级1/3→次级1/2→初级1/3→次级1/2→初级1/3或初级1/3→次级2/3→初级2/3→次级1/3等，最大磁场强度降低到1/9。但是，线圈分得太多，绕制工艺复杂，线圈间间隔比例加大，充填系数降低，同时初级与次级之间的屏蔽困难。

在输出与输入电压都比较低的情况下，又要求漏感非常小，如驱动变压器，可以采用双线并绕，同时采用窗口宽高比较大的磁芯，象罐型，RM型，PM铁氧体磁性，这样在窗口中磁场强度很低，可以获得较小的漏感。

漏感的测量

测量漏感的一般方法是将次级（初级）绕组短路，测量初级（次级）绕组的电感，所得的电感值就是初级（次级）到次级（初级）的漏感。一个好的变压器漏感不应该超过自身励磁电感的2~4%。通过测量变压器的漏感，可以判断一个变压器制作的优劣。高频下漏感对电路的影响更大，绕制变压器时应该尽量降低漏感，大多采用初级（次级）-次级（初级）-初级（次级）的“三明治”结构来绕制变压器以降低漏感。

漏感与漏磁的区别 

漏感是有两个或以上绕组的情况下，初级跟次级的耦合，有一部分磁通没有完全耦合到次级，漏感的单位是H，它是由初级到次级的漏磁产生的漏磁，可以是一个绕组，也可以是多个绕组，有一部分磁力线泄露没有在主磁力线方向。漏磁的单位是Wb。漏感是因为漏磁产生，但是漏磁不一定产生的都是漏感。

接下来我们来讲一下分布电容！

变压器因绕组层数较多，会产生分布电容，在高频状态下工作时，这些分布电容对变压器工作状态产生很大的影响，如EMC变差、变压器发热等。所以尽必需要了解这些分布电容。

变压器绕组绕在磁芯骨架上，特别是饶组的层数较多时，不可避免的会产生分布电容，由于变压器工作在高频状态下，那么这些分布电容对变压器的工作状态将产生非常大的影响，如引起波形产生振荡，EMC变差，变压器发热等。

所以很有必要对变压器的分布电容狠狠的研究一把，下面对这个分布电容来展开讨论。

分布电容既然有危害，那么我们就要设法减小这个分布电容的影响，首先分析下分布电容的组成。

绕组间电容

首先讲讲绕组匝间电容

我们知道电容的基本构成就是两块极板，当两块极板加上适当的电压时，极板之间就会产生电场，并储存电荷。

那么，我们是否可以把变压器相邻两个绕组看成连个极板呢？答案是可以的，这个电容就是绕组匝间电容。

以变压器初级绕组为例，当直流母线电压加在绕组两端时，各绕组将平均分配电压，每匝电压为 Vbus/N，也就是说每匝之间的电压差也是Vbus/N。当初级MOS管开关时，此电压差将对这个匝间电容反复的充放电，特别是大功率电源，由于初级匝数少，每匝分配的电压高，那么这个影响就更严重。但总的来说，匝间电容的影响相对于其他的分布电容来说，几乎可以忽略。

要减小这个电容的影响，我们可以从电容的定义式中找到答案：

C=εS/4πkd----------（1）

其中  C:绕组匝间电容量

ε：介电常数，由两极板之间介质决定

S：极板正对面积

k：静电力常量

d：极板间的距离

从上式我们可以看出，可以选用介电常数较低的漆包线来减小匝间电容，也可以增大绕组的距离来减小匝间电容，如采用三重绝缘线。

接下来我们来看看看绕组的层间电容，这里的层间电容指的是每个单独绕组各层之间的电容。

我们知道，在计算变压器时，一般会出现单个绕组需要绕2层或2层以上，那么此时的每2层之间都会形成一个电场，即会产生一个等效电容效应，我们把这个电容称为层间电容。如下图：

此处电容“C”既层间电容

层间电容是变压器的分布电容中对电路影响最重要的因素，因为这个电容会跟漏感在MOSFET开通于关闭的时候，产生振荡，从而加大MOSFET与次级Diode的电压应力，使EMC变差。

既然有害处，那么我们就需要想办法来克服它，把它的影响降低到可以接受的范围。

方法一：参照公式（1），在d上作文章，增大绕组的距离来减小层间电容，最有代表性的就是采用三重绝缘线。

但这个方法有缺点，因为线的外径粗了之后，带来的后果就是绕线层数的增加，而这不是我们想看到的。

方法二：可以通过选择绕线窗口比较宽的磁芯骨架，因为绕线窗口宽，那么单层绕线可以绕更多的匝数，也意味着可以有效降低绕线的层数，那么层间电容就有效降低了。

这个是最直接的，也是最有效的。

但同样有缺点，选择磁芯骨架要受到电源结构尺寸的限制。

方法三：可以在变压器的绕线工艺上来作文章

可以采用交叉堆叠绕法来降低层间电容，如下图：

此种绕法有个显著缺点，会增加初次级之间的耦合面积，也就是说会加大初次级绕组之间的电容，使EMC变差，有点得不偿失的感觉。

方法四：还是在绕制工艺上作文章

先来看普通的绕法如下图：

如上图，这个是我们常用的绕法（也叫U形绕法），我们可以清楚的看到，第1匝与第2N匝之间的压差将非常大，在初中我们学过的物理上有讲，Q=C*U，压差越大，那么在这个电容上储存的电荷就越多，那么这个地方的干扰电压斜率将非常大，也就是说在这个地方形成的干扰就越大。

我们可以采用Z形绕法来降低这个影响

Z形绕法（也叫折叠绕法）如下

从上图我们可以看到，此种绕法可以显著降低电压斜率，对EMC时非常有利的。

缺点就是绕制工艺相对复杂点。

绕组匝间电容

变压器相邻两个绕组间产生的电容就是绕组匝间电容。匝间电容在高压输出时，可能改变绕组间的绝缘强度，特别在单槽骨架中，严重时会引起匝间击穿短路。为了减小匝间电容，可以选择介电常数较低的漆包线，也可以增大绕组匝间的距离，也可以用多槽的骨架进行分段绕制。从整体来看，匝间电容的影响相对于其他的分布电容来说，几乎可以忽略。

绕组层间电容

层间电容指的是变压器每个单独绕组各层之间的电容。需要有2个以上绕组层变压器才有。层间电容占变压器总分布电容的比例相当大，会加大MOSFET与次级Diode的电压应力，使EMC变差。减小层间电容有多种方法，可以增大绕组层间距离，如采用三重绝缘线; 也可以选择绕线面积较宽的骨架；还可以采用交叉堆叠绕法来降低层间电容。各种方法都有它的优缺点。

层间电容的危害

顾名思义，绕组电容就是指绕组之间产生的电容，比如说初级绕组Np与次级绕组Ns之间的电容,此电容由于存在于初次级绕组之间，对电路的EMI是相当不利的，因为初级产生的共模电流信号可以通过这个电容耦合到次级中去，这就造成了非常大的共模干扰；而共模干扰可能会引起电路噪音或者输出的不稳定。

解决的方法一般就是在初次级之间加一个屏蔽层，并且将这个屏蔽层接到电路中的某点，来降低此电容的影响

一般把这种屏蔽层称为法拉第屏蔽层，一般由铜箔或绕组构成在用铜箔时，我们一般用0.9T,或者1.1T，不选择1T，因为1T的话，容易短路。那为何不能短路呢，短路会带来什么样的后果？将磁力线短路了，那么电感就接近零，再反射到初级，那么初级的电感也为零，这个时候初级是通电的，结果……“砰”就炸机了。