微软公司宣布不再支持你正在使用的 IE浏览器,这会严重影响浏览网页,请使用微软最新的Edge浏览器
厂商专区
产品/技术
应用分类

16纳米到14纳米 2纳米的进步究竟多困难?

2015-07-30 09:35 来源:电源网综合 编辑:铃铛

16纳米向14纳米的转型过程中虽然仅存在2纳米的距离,但这之中的迈进过程却伴随着各种困难与高额的研发费用。即便在产品完成之后,制造、封装等技术都是一场场新的挑战。即便如此,由于FinFET对高容量的系统芯片发展非常有利,其创造的价值将远远大于研发费用,因此各大制造企业一直致力于在此领域投入研发。 

据Semiconductor Engineering网站报导,FinFET提供更多电晶体与最佳化产出空间,可于芯片上部署更多存储器、线路、处理器,此外,漏电流受到良好控制,因此散热佳、速度快。

新思科技一项调查指出,目前已有多达200件FinFET设计定案。而鳍式三闸极技术费时近20年,才真正达到有效控制电流,防止装置关闭后电池持续漏电。

然而,16/14纳米的微影技术、电子设计自动化、芯片处理技术尚未成熟。16/14纳米制程下极紫外光(EUV)微影技术的延宕时间、动态动力密度增加、以及矽芯片上的元件增加,都增添不少芯片制造成本。

高通工程部副总裁Karim Arabi指出,28纳米以下制程难以将成本压低至符合经济效益,10纳米制程技术或许有些机会,但仍需创新EDA技术与结构革新研发才能达成。

FinFET制程节点的主要考量之一,在于芯片上元件大幅增加,而研究人员得找出新的技术工具与方法,使所有元件成功相互沟通。研发人员需要3D模型来视觉化元件之间的互动、需要处理更多资料,资料探勘已成必然,而EDA供应商也需要随时升级技术工具。

现有双重曝光技术就已经产生庞大资料量,而等到进入新的制程节点,像是10纳米的三重或四重曝光、7纳米的八重曝光,就势必有愈来愈大的资料量要处理。

电晶体区块大小增加后,执行时间、性能、存储器等都会受影响。而芯片的运行速度、选项、周转时间也相当重要,如果欲在成本考量下保有精确度与时间,则必须在中段或后段采新式技术。此外,因为电压低,变异性造成的影响也会变大。

而寄生元件参数撷取也是一大问题,尤其影响到芯片制造时程、面积、以及效能。这主要是因为电路结构边界数量增加,尽管这些边界伴随晶圆制造流程的受限设计规则,规则不断增多使得确实追踪仍有相当难度,到了10纳米制程、甚至是7纳米制程状况会更严重。

这些问题到后矽测试时才会浮现,但许多厂商却为节省时间成本而希望省略测试步骤。

Cypress Semiconductor资深设计工程处长Bo Gao表示,在消费市场,只要产品迟一个月推出就等于替产品宣告死刑,甚至可能损失整年收益。而公司产品成功的关键,在于把握制程每一道步骤,即使只是10分钟的执行时间,从芯片上面的数百道执行程序与多重步骤来看,累积起来也是个可观数字。

工具与设备制造商仍在观望芯片业者是否会一脚踏入FinFET领域,还是会继续留在28纳米制程技术、使用全空乏绝缘上覆矽,或是走入其他制程领域。

由于FinFET不适合采用类比设计,未来趋势很可能是结合多种芯片处理技术的封装,不论是2.5D、3D、或其他结构皆然。而这不但牵涉到EDA工具,也攸关IP结构以及如何透过IP执行与分析。28纳米与16/14纳米制程愈趋复杂后,致使芯片更大、更贵、也更慢。

英特尔、益华电脑、安谋、明导国际等公司都正准备转型走向堆叠芯片(Stack Die)技术,益华电脑甚至已推动系统级封装(SiP)数十年。许多IP与封装产业厂商都跃跃欲试,因为此技术一旦成熟,将带来全新市场机会。

专家分析,16/14纳米后的发展趋势很可能是10纳米制程,台积电已开始投入10纳米制程技术研发。不过,10纳米制程的未来发展如何仍是未知数,还得先看16/14纳米制程发展状况而定。 360°:寄生元件参数撷取在电子设计自动化中,寄生元件参数撷取是寄生效应于设计装置及所需的电子电路的有线介面两者之间的计算,包含:详细设备参数、寄生电容、寄生电阻、寄生电感(通常称作寄生器件、寄生元件或简称作parasitics)。

寄生元件参数撷取的主要目的是创建该电路的精确的模拟模型,详细的类比以仿效精确的数据并模拟电路回应。数据电路回应常常用于填充信号延迟和装载计算数据库,比如:定时数据分析、电路仿真和信号完整性分析。模拟电路通常以详细的测试平台上运行,以表明是否额外寄生撷取仍将允许设计的电路运作。

在制造早期,布线对集成电路的影响完全可以忽略不计,因为期初设计者们并不认为电线是电路的电子元件的一部分。而随着随着技术的发展,越来越精细的电子元件技术已经发足够成熟,0.5微米技术节点的电阻和电容的下方开始对电路性能形成显著的冲击,互联的收缩过程技术电感的影响也变得很重要。在两年前,台积电曾经与新思科技集团有过合作,着手对16纳米的FinFET V1在产业合作上,2013年台积电曾与新思科技合作,就设计工具进行16纳米FinFET V1.0版验证,合作内容包含元件模型模拟和寄生元件参数撷取。

标签: 纳米

声明:本内容为作者独立观点,不代表电源网。本网站原创内容,如需转载,请注明出处;本网站转载的内容(文章、图片、视频)等资料版权归原作者所有。如我们采用了您不宜公开的文章或图片,未能及时和您确认,避免给双方造成不必要的经济损失,请电邮联系我们,以便迅速采取适当处理措施;欢迎投稿,邮箱∶editor@netbroad.com。

微信关注
技术专题 更多>>
研发工程师的工具箱
智慧生活 创新未来

头条推荐

电子行业原创技术内容推荐
客服热线
服务时间:周一至周五9:00-18:00
微信关注
获取一手干货分享
免费技术研讨会
editor@netbroad.com
400-003-2006