联电透露与新思科技合作14纳米细节

现如今各大厂家在14纳米制程上的竞争异常激烈，中芯国际刚刚与多家国际厂商达成合作，这边联电就公布了最近自家14纳米的最新进展。此外，联电也宣布了与新思科技集团的合作，于联电14纳米第二个PQV测试晶片上纳入新思DesignWare嵌入式记忆体IP与DesignWare STAR记忆体系统测试与修复解决方案。

基于联电14纳米FinFET制程生产的PQV测试晶片已经投片（tape out），代表ARM Cortex-A系列处理器核心通过联电高阶晶圆制程验证。与ARM的14纳米合作案延续自双方成功将ARM Artisan实体IP整合至联电28纳米高介电金属闸极（High K/Metal gate）量产制程。而联电14纳米FinFET制程技术验证，是联电FinFET制程启动其他IP生态系统的第一步，包括基础IP矽智财（foundation IP）和ARM处理器实体设计。

ARM实体IP设计事业部总经理Will Abbey表示：“ARM和联电已在数个技术世代上持续合作，且成果卓越。采用联电14纳米FinFET制程的Cortex-A系列核心测试晶片正式设计定案，对我们来说十分振奋。ARM与联电将针对此高阶制程技术的研发持续保持紧密合作。”

此外联电与新思合作开发的第二个14纳米PQV，提供了更多矽资料，可让联电进一步微调其14纳米FinFET制程以实现最佳化的功耗，效能与位面积表现。双方已成功设计定案了第一个联电14纳米FinFET制程PQV，包含了新思科技DesignWare逻辑库与StarRC寄生电路抽取工具（parasitic extraction tool），而此次PQV则继续拓展夥伴关系。

新思科技IP暨原型建造行销副总裁John Koeter指出：“新思科技与联电扩展的合作关系展现了双方共同的目标，也就是协助晶片设计公司在联电制程上，将我们的DesignWare矽智财结合到其系统单晶片设计上。现已有超过45颗FinFET测试晶片设计定案（tapeout），新思科技将持续倾全力致力于为FinFET制程提供高品质矽智财，使晶片设计公司能够降低整合风险，并加速量产时程。”

对于与新思科技的合作，联电表示的非常有信心，新思科的14纳米制程已经达到了非常优秀的良品率。按照目前的计划，两家公司将在2015年年底接受新的客户订单。